2023年9月13日、Appleの秋の新製品発表カンファレンスで、世界初の3nmチップA17Proが、Appleの旧友であるTSMCが現在も生産しているiPhone15Proシリーズとともに発表されました。このチップがリリースされる前は、誰もがこのチップに大きな期待を抱いていました。 4nm のような小規模ノードと比較すると、3nm は 5nm に続くもう 1 つの重要なプロセス反復です。過去の歴史を振り返ると、プロセスが大幅にアップグレードされるたびにチップのパフォーマンスがさらに大幅に向上し、3nm にも同じことが当てはまるはずです。
しかし、事故が起こりました。この強力だと思われる A17Pro チップの改良は、誰もが想像していたほど大きくはありませんでした。むしろ、iPhone15Proの発熱問題でAppleは「ドラゴンフルーツ」と化した。
では、TSMCは熱の責任を負うべきなのでしょうか？
魅力的な放熱性
すぐにTSMCをサポートする人が現れました。 Tianfeng Internationalのアナリスト、Ming-Chi Kuo氏は本日、Appleの携帯電話iPhone 15 Proの現在の過熱問題を説明する記事を発表し、それは「TSMCの3nmプロセスとは何の関係もない」と述べた。
ミンチー・クオ氏は、iPhone 15 Proシリーズの過熱問題はTSMCの3nmプロセスとは何の関係もないと述べた。放熱面積の縮小や放熱効果に影響するチタン合金の使用など、軽量化を図るための放熱システム設計の妥協が主な原因と考えられます。
もちろん、これに問題はありません。現在の分解によると、iPhone 15 Proは依然として二層マザーボードを使用しており、背面にROMチップ、前面にベースバンドチップが搭載されています。これらはすべて多量の熱を発生するチップです。これらを組み合わせるのは、A17 Pro をキャンプファイヤーのそばに置いておくようなものです。負荷が大きいと火災も大きくなります。プロセッサの動作周波数が低下するだけでなく、ユーザーはすぐに電話の熱を感じるようになります。
さらに、Appleが今回の記者会見で長らく宣伝してきたチタン合金フレームは、実はiPhoneの放熱性の悪さの問題を隠れて悪化させている。チタンの熱伝導率は λ = 15.24W/(m.K) で、ニッケルの約 1/4、鉄の 1/5、アルミニウムの 1/14 です。このチタン合金の熱伝導率は純チタンに比べて約50%低いです。つまり、iPhone 15 Proは軽量ではありますが、放熱性はiPhone 15のアルミニウム合金フレームやiPhone 14 Proのステンレススチールフレームほど良くありません。
しかし、ミンチー・クオの言葉は包括的ではありません。国内のGeek Bayテストによると、iPhone 15 ProとiPhone 15 Pro Maxのバッテリー駆動時間は前世代に比べて後退し、約数十分減少しました。バッテリー容量が若干増加したため、バッテリー寿命が短くなりました。プロセッサ自体のパフォーマンス スケジューリングに加えて、A17 Pro 自体のエネルギー効率にも問題が存在する可能性があります。
Techinsightsのチップ分解結果によると、A16と比較して、A17Proのパフォーマンスコアと効率コアの面積はそれぞれ20％減少し、各GPUコアの面積は5％増加し、全体のGPUコアは20％増加しています。プロセス技術の進歩により、A17Pro チップの全体面積はわずかに縮小しましたが、トランジスタ数は 190 億個という新たな最高値に達し、前世代の 160 億個のトランジスタと比較して 20% 近く増加しました。このような大規模なアップグレードを完了する能力は、TSMCの3nmプロセスにとって不可欠です。
ただし、Apple の公式発表によると、A17Pro の CPU の全体的なパフォーマンスは前世代よりも約 10% 向上しているだけです。 GPU の 20% の向上は、5 コアから 6 コアへの変更によるところが大きいです。 NPU のみが最大の改善を示しています。演算能力は17TOPSから35TOPSにアップグレードされました。実際の規模はさらに大きくなったと推測するのは難しくありません。さらに、新しい USB3 コントローラーの追加、これらが A17Pro の主なアップグレード ポイントですが、多くの人が期待していた大きな進歩はまだ完了していません。
A17Proがその神話的な後光を失ったとき、TSMCの3nmも疑問視されました。
FinFET は枯渇している
4nmではまだ順調だったTSMCが、3nmになるとなぜひっくり返ったのでしょうか？
5nmでは、TSMCとサムスンの両方がFinFET（フィン電界効果トランジスタ）テクノロジーを使用して、トランジスタに流れる電流を制御します。この技術は、電子の通過を「3 つの側面」から制御することができます (下図参照)。電子が適切に制御されずに飛び回ると、漏れが発生し、携帯電話の温度が上昇します。
電流をより適切に制御するために、半導体大手 2 社は、電子の通過を「全側面」から制御する GAA (Gate-All-Around) と呼ばれる技術を開発し、漏れをさらに防止しました。ただし、3nm ノードでは、TSMC は FinFET プロセスの使用を継続することを選択し、2nm まで GAA に変換しませんでした。 Samsung は 3nm で GAA を最初に導入しました。まだ量産されていませんが、FinFET よりも優れた消費電力と密度が得られると期待されています。
2011 年、Intel は 22nm FinFET テクノロジーを初めて IvyBridge マイクロアーキテクチャ プロセッサに適用しました。 2014年、TSMCとSamsungは初めてFinFETテクノロジーを16/14nmプロセスに導入しました。その後数年で、FinFET は多くのウェーハ工場で一般的なテクノロジになりました。従来の平面プロセスは高度なプロセスのニーズを満たすことができず、ムーアの法則が再び継続されました。
しかし、数年以内に、7nm プロセス以下では、静的リークの問題がますます深刻になり、元のプロセスの進化による消費電力とパフォーマンスの恩恵が徐々に消えていきました。 FinFET では 3nm 以降のプロセスのニーズを満たすことができないというのがコンセンサスとなっています。 GAA をいつ導入するかは、多くの人々の焦点となっています。 IntelとTSMCは3nmでFinFETを使い続けることを選択したが、競争上不利な立場にあるSamsungはより多くの顧客を獲得するために3nmでGAAテクノロジーを導入することを決意した。
2020年8月のTSMCテクノロジーセミナーで、TSMCはFinFETテクノロジーを大幅にアップデートしたと発表した。 N3 (3nm) は、拡張および改良されたバージョンの FinFET を使用し、最大 50% の性能向上と最大 30% の消費電力削減を実現し、密度の向上は N5 の 1.7 倍です。ただし、この比較はあくまで初代N3とN5の比較であることに注意してください。 N5 は複数回の反復を経て最新の N4 にアップグレードされましたが、実際の改善はセミナーで発表されたほど素晴らしいものではありませんでした。
GAA を振り返ると、TSMC はそれを nanosheetFET と呼び、Intel はそれをリボン FET と呼んでいます。これらの技術の本質は同じで、FinFETのフィンを90度回転させ、複数のフィンを水平に積層するというものです。これらのフィンはすべてゲートを通過するか、ゲートによって完全に囲まれているため、ゲートオールアラウンドと呼ばれます。また、ひっくり返されたフィンの一つ一つがシート状になっており、全てチャネルとなるため、ナノシートFETとも呼ばれます。
構造的な観点から見ると、GAAFETトランジスタのゲートとチャネル間の接触面積が大きくなり、両側に接触があるため、FinFETよりも優れたスイッチング制御が可能になります。 FinFET の場合、フィンの幅は固定値です。しかし、GAAFET の場合、シート自体の幅と実効チャネル幅は柔軟です。シートの幅が広いほど、当然より高い駆動電流と性能が得られますが、シートの幅が狭いほど、占める面積は小さくなります。
TSMCが3nmでGAAを使用しない理由は、理解するのが難しくなく、コストとテクノロジーにあります。そのコストは新しい工場や新しい施設への設備投資であり、シリコンベースのチャネルにおける正孔移動度の低下などの技術により、pFET の性能が低下します。 IBMは前回のIEDMで、この問題の解決策はpFETが圧縮応力を印加できるシリコンゲルマニウム(SiGe)チャネル材料にあると述べ、「pFETシリコンゲルマニウムチャネルは、シリコンベースのチャネルと比較して40%の移動度の増加と10%の性能上の利点を達成でき、閾値電圧(Vt)が低く、負バイアス温度不安定性(NBTI)の性能も改善される」と述べた。
もちろん、GAA のメリットは明らかではありませんが、それが TSMC の懸念事項の 1 つである可能性もあります。サムスンは以前、以下の図に示すように、3nmGAA プロセスと、周波数と消費電力の点で 4nmFinFET よりも優れていることについて説明しましたが、この図は絶対値と相対値を提供していません。それは一般的な用語でのみ話します。 4nmFinFET トランジスタと比較して、3nmGAA は同じ実効チャネル幅 (Weff、フィン/シートの幅 × フィンの数/シート) でより高い周波数を達成できます。同時に、消費電力の低減も実現できます。
さまざまな理由から、TSMC は 2nm でのみ GAA を使用することを決意しました。 3nm は FinFET の最後の世代となり、A17Pro の転覆への道も開かれました。
もちろん、より深刻な問題は歩留まりです。 HiInvestment&Securities のデータによると、Samsung の 3nm 歩留まり率は 60% 以上と推定されています。これに対し、TSMC の 3nm 歩留まり率は約 55% です。新しい技術の歩留まりが古い技術の歩留まりとほぼ同じであることに人々は不思議に思います。数カ月前に暴露されたAppleとTSMCの間の「恋人取引」が始まった。AppleはTSMCに3nmチップを大量に発注したが、標準以下のチップのコストはTSMC自身が負担するよう要求した。 Apple が支払う必要があるのは、良質なチップに対してのみです。一部のメディアは、この方法でアップルは毎年数十億ドルを節約できると述べた。
歩留まりが十分に高ければ、Apple が TSMC との合意に達するために特別な旅をする必要はない。 TSMCが2022年に3nmを量産して以来、歩留まりは依然としてAppleの収益に達しておらず、エネルギー消費性能も現時点では理想的ではありません。価格が再び上昇する中で、より多くの顧客を説得してそのようなプロセスを受け入れることができるかどうかは、TSMCが2024年に解決する必要がある大きな問題になる可能性があります。
3nm で先頭に立つのは誰ですか?
現在、TSMC は依然として Apple 向けの第 1 世代 3nm プロセスである N3B を製造しています。このプロセスの利点は、トランジスタ密度の大幅な増加、つまり A17Pro によって達成される 190 億個のトランジスタです。来年発売されるN3Eは、トランジスタ密度では若干劣るが、消費電力制御の点ではより理想的となる。 Apple を含む多くのメーカーがこのプロセスの採用に興味を持っています。それまでにTSMCが歩留まりを大幅に向上させることができれば、今後も後を絶たないファブレスメーカーが参入してくるだろうと私は信じています。
しかしサムスンはすでにGAAの3nmに注目している。 TSMCが一度失敗すると、本来同社に属していた注文が古くからのライバルに流れる可能性がある。この状況は16nmと7nmですでに起こっています。現在、3nmは保留中ですが、再び起こる可能性があります。
3nm は、TSMC が早急に克服する必要がある小さなハードルです。