10月19日、TSMCの魏哲佳社長は法人説明会で次のように明らかにした。TSMCは2025年に2nmプロセスのチップを量産すると予想されている。現在、TSMCは、最初に使用され、これまでAppleのA17チップにのみ使用されていた3nmプロセスの量産を開始しました。将来的にはさまざまなバージョンで反復される予定です。
ニュースによると、TSMCは、前例のないレイアウトを持つ新しい2nmタスクチームを結成しました。宝山市、新竹市、高雄市の2つの工場で同時に2nmをスプリントし、2024年に試作、2025年に量産する予定だ。
TSMCの2nmプロセスは、初めて従来のFinFETトランジスタプロセスを放棄し、GAAオールラウンドゲートトランジスタに切り替えることになる。 N3Eプロセスと比較すると、同じ消費電力の性能は10～15％向上し、同じ性能でも消費電力は25～30％削減されますが、トランジスタ密度は10～20％しか増加しません。
ただし、価格も非常に高いです。 3nmファウンドリウェーハの価格は2万ドル上昇し、2nmではさらに2万5千ドル（18万元以上に相当）に達すると予想されている。
さらに、魏哲佳氏は次のようにも明らかにした。TSMCの米国アリゾナ工場は2025年前半に量産を開始する予定で、日本の工場も2024年末に量産を開始する予定だ。
関連記事：