Intelは以前、最大52コアと288MBキャッシュを実現できるアップグレードされた新しいアーキテクチャを備えた新世代のデスクトップ/モバイルプラットフォームNova Lakeを今年末に発売することを認めた。紙の上のパラメータは信じられないほどです。ただし、その代償は小さくないかもしれません。 PL4の消費電力は700Wに達すると噂されているだけでなく、コア領域のデータも公開されています。有名な内部告発者 HXL は、Nova Lake の 8+16 コア バージョンの具体的なデータを提供しました。
具体的には、TSMCのN2プロセスにより、8+16コア版の通常版のコア面積は110mm2です。bLLC の大型キャッシュ バージョンは 150mm2 に増加しました。これは、キャッシュが 40mm2 の領域を占有することを意味します。
今年のNova Lakeの競合相手はAMDのZen6ファミリーだ。以前、HXL は Zen6 のコア領域も公開していました。これもTSMC 2nmプロセスです。 Zen6 の CCD は 12 コア アーキテクチャにアップグレードされました。コア面積は前世代の 8 コア アーキテクチャの 71mm2 から 76mm2 に増加しており、面積の増加は 5mm2 のみであり、効率は非常に高くなります。
比較のために、Nova Lake の 8+16 バージョンの面積は 110mm2 です。より多くのコアがありますが、16 コア バージョンは E コアであり、その面積は非常に小さいです。この妥協の後でも、Intel は面積効率における優位性を失うことになります。 bLLC 版だとさらに被害が大きくなり、面積はほぼ 2 倍になります。
上記はまだ 8+16 コア バージョンであり、Nova Lake が上記の 8+16 コアのデュアルコア バージョンである 16P+32E+4LPE で構成される最大 52 コアに達できることは誰もが知っています。これは、コア面積が 300mm2 に達する可能性があることを意味します。そして 2nm プロセスは非常に高価なので、52 コアの Nova Lake のコストはまったく想像を絶します。
たとえそのような製品が最終的に市場に投入されたとしても、価格は非常に衝撃的であり、おそらく1万元を超えるのではないかと心配しています。