3D V-Cache の利点により、AMD のデスクトップ U は過去 2 年間、ゲーム パフォーマンスの点で Intel を完全に破っています。しかし、Intel は常に他社に満足しているわけではなく、最終的に X3D に対する究極の策である bLLC (Big Last-Level Cache、大規模な最終レベル キャッシュ) を思いつきました。
Intel が次世代 Nova Lake-S (Core Ultra 400 シリーズ) デスクトップ プロセッサ向けに開発した強化されたキャッシュ テクノロジとして、bLLC は AMD 3D V-Cache 用に特別に設計されていると言えます。
有名な内部告発者 Jaykihn 氏が、Nova Lake-S デスクトップ プロセッサ bLLC の最終レベル キャッシュの完全な構成詳細を公開しました。最大容量は 288MB で、これは AMD が新たにリリースした Ryzen 9 9950X3D2 よりも 80MB も大きいです。。
AMD の 3D スタック キャッシュ ルートとは完全に異なり、Intel の bLLC は純粋に平面的な「ラージ フラット レイヤー」設計を採用しています。スタックされたパッケージングを使用せず、大容量キャッシュをコンピューティング モジュール (コンピューティング タイル) に直接統合し、チップ面積に依存してパフォーマンスをハードチェンジします。。
bLLC は同じレイヤーに統合されているため、理論的にはレイテンシーが低く、ゲーム シナリオにおけるインテルの現在のプロセッサーの欠点 (高いレイテンシーや脆弱なキャッシュ構造など) が解決されることが期待されています。
ニュースによると、標準のコンピューティングモジュールの面積は98mm²で、bLLCを搭載したバージョンでは直接154mm²に増加し、面積が36％急増したという。シングル コンピューティング モジュールの bLLC キャッシュは最大 144MB に達し、デュアル コンピューティング モジュールの 52 コア モデルは 2 倍の 288MB になります。
Core Ultra 400 シリーズのデスクトップ CPU 全体では、Ultra 3 から Ultra 9 までのすべてのグレードをカバーする、少なくとも 13 の SKU が計画されていることがわかります。
消費電力に関して言えば、フラッグシップモデルの最大TDPは175Wですが、残りのモデルのTDPは35Wから125Wの範囲です。エントリーレベルの Ultra 3 と Ultra 5 の TDP は 35 W ですが、ロック解除バージョンでは最大 65 W まで対応できます。標準バージョンの TDP は 125 W で、一部のモデルでは 65 W の省エネバージョンも提供されます。
シリーズ全体でコアディスプレイのないFモデルを提供します。コアディスプレイには 2 つの Xe3 GPU が標準装備されています。今後、コアディスプレイのスペックを高めた特別モデルも発売予定です。
Jaykihn は、5 つの SKU のキャッシュの詳細を発表しました。
コア Ultra X (52 コア) - 288 MB
コア Ultra X (44 コア) - 264 MB
コア ウルトラ 9 (28 コア) - 144 MB
Core Ultra 7 (24 コア) – 132 MB
コア ウルトラ 9 (22 コア) - 108 MB
2026 年の x86 デスクトップ市場は、真っ向からのキャッシュ戦争になることが予想されます。 AMD は 3D V キャッシュをデュアル CCD に埋め込み、Intel は強力なフラットラージキャッシュを直接使用して驚異的な成果を上げました。
DIY プレーヤーにとって、Intel と AMD の間の競争の激化は、より高いパフォーマンスとよりコスト効率の高い選択肢をもたらすだけです。