2026年、中国企業が名付けた法律が世界の半導体業界に「甚大な衝撃」を引き起こしている。西側の産業界ではまだムーアの法則が終焉を迎えたかどうかについて議論が続いているが、華為技術有限公司取締役兼半導体事業部門社長の賀廷波氏は、国際回路システムシンポジウム（ISCAS 2026）で技術進化の新たな方向性「タオ（τ）の法則」を発表した。

チップ業界では、従来のチップ技術の進化の中核となるロジックはトランジスタをますます小型化することですが、この道は物理学と経済学の二重の限界に近づきつつあります。今回ファーウェイが発表した法律は、チップ開発の焦点を従来の「幾何学的空間の縮小」（トランジスタの小型化）から「時間の縮小」（信号伝送時間の短縮）に移すというものだ。ロジックフォールディングなどのテクノロジーにより、半導体と電子システムは進化し続けます。

過去6年間、ファーウェイはこの考えに基づいて381チップを設計し、量産してきました。今秋、ロジックフォールディング技術を全面的に採用した初のキリンチップが発売される予定だ。ファーウェイは、タオ（τ）の法則に基づくハイエンドチップのトランジスタ密度が2031年までに1.4nmプロセスと同じレベルに達すると予測している。

しかし、より深刻な問題も業界に直面しています。タオ (τ) 法は本当の「新しい法」なのでしょうか、それとも限られたテクノロジーの下での自助マーケティングなのでしょうか?

「重要な点は、タオ（τ）の法則が本当にムーアの法則のレベルの新しい『法』になったかどうかではない。」業界アナリストは、タオ（τ）の法則がムーア氏に取って代わることよりも重要なシグナルは、それが初めて「プロセスのみの理論」の束縛を打ち破り、業界に新たな発展の可能性を切り開くことであるが、依然として課題は多いと述べた。

ムーアの法則に代わるもの?

半世紀以上にわたり、ムーアの法則は半導体産業の進歩を推進してきました。その核心は幾何学的なスケーリングです。18 ～ 24 か月ごとにトランジスタ密度が 2 倍になり、パフォーマンスが向上し、コストが下がります。しかし、今日の半導体業界では、性能の向上と引き換えにサイズの縮小に依存し続けることがますます困難になっています。

5月25日、何廷波氏は署名論文「多層電子システムの時間収縮理論」の中で、歴史の大部分において半導体業界がやるべきことはただ一つ、トランジスタを小さくすることだったが、7nm以降、純粋なサイズ縮小による利益は横ばいになったと述べた。マスクのコスト、EUVの減価償却、デザインルールの複雑さにより、2nmノードでの最先端チップの設計予算は10億ドル以上に膨れ上がりました。

ファーウェイが提案する「タオ（τ）の法則」の核心は、幾何学的なサイズの縮小に依存するのではなく、デバイス、回路、チップ、システムなどのさまざまなレベルで実効定数τを圧縮することで実現されるということです。


「すべてのチップの共通の仕事はデータを転送することです。以前の幾何学的スケールの最適化は主に、高速化するためにより優れたリソグラフィーマシンを使用してより高密度の電子経路を印刷することでした。しかし現在、電子経路の幅はその上を走行する自動車とほぼ同じであるため、漏洩とデータ損失が発生します。実際、ムーアの法則がボトルネックに遭遇しています。」ファーウェイの内部関係者は記者団に対し、時間スケールでの最適化、たとえば電気信号の伝播速度について語った。チップ媒体上の速度は真空中での 50% にすぎませんが、材料科学の進歩があり、材料の誘電率がより優れている限り、改善の余地があります。

しかし、ポスト・ムーア時代に代替案を模索したのはファーウェイが最初の企業ではない。以前、NVIDIA は、NVLink、NVSwitch、CoWoS パッケージング、HBM 統合、ソフトウェア エコシステム、ラックレベル アーキテクチャなどのシステム統合への投資も増やしていました。 AMD は小型チップ (チップレット) と高度なパッケージング技術を追求しています。 Intel の Foveros と TSMC の SoIC も、垂直統合と 3 次元スタッキングにおけるそれぞれの取り組みを表しています。 Apple の M シリーズ チップの成功は、メモリのローカリゼーションとハードウェアとソフトウェアの垂直統合によるところが大きいです。

「TSMCなどの半導体企業はすでに3Dスタッキング、ハイブリッドボンディング、銅の光学的置換などを行っている。」上海財経大学の著名な教授、胡延平氏は署名記事の中で、業界での議論での質問は主に3つの点に焦点が当てられていると述べた:第一点、「タオ“(τ)法”」は特徴的な新しい道なのか、それとも実際に誰もが通る道なのか、第二点、これは徐々に最適化、改善されていく道なのか、それとも真新しいシステムなのか、第三点、これは追い抜くための車線変更なのか、それともより基本的な困難を克服する必要があるのか​​。

同氏は、「タオ（τ）の法則」は数学的な計算はあるものの、厳密な意味での半導体分野の発展法則にはまだなっていないと考えている。それは実践に基づいて磨き上げられた計算理論であり、システムの判断や将来の発展への期待にすぎません。ムーアの法則と短期間で比較することはできません。しかし、プロセスの遅延、コンピューティングアーキテクチャの変化、コンピューティングシステムの新たな時空観の形成という観点からすれば、「タオ（τ）の法則」が法則となることも不可能ではない。

「製造プロセスに永遠の法則はありません。それが10年以上有効であり続ければ良いのです。現在、AIのコンピューティング能力に対する需要は爆発的に増え続けています。コンピューティングに対する需要は、トランジスタ密度を高め、エネルギー効率を向上させるだけでなく、SICASの将来のアーキテクチャの進化を加速することでもあります。」胡延平氏は、半導体業界は確かに発展過程の重要な転換点にあると述べた。この転換点では、誰かが方向転換の合図を送り、企業は方向転換をしなければなりません。業界は、フォン・ノイマン・アーキテクチャ、三元システム、脳にインスピレーションを得たコンピューティング、光コンピューティング、量子コンピューティングなど、さまざまな方向に前進しています。ファーウェイを含む企業は、経路依存性に留まることはありません。

He Tingbo 氏が提出した論文では、チップの速度性能の向上のかなりの部分は、新しいフォトリソグラフィー プロセス ステップではなく、3 次元空間での論理分布のトポロジカルな再編成によって得られ、この方向性は持続可能であると述べられています。この手法は「バンガローを超高層ビルにアップグレードする」ようなものです。従来のチップ設計は 2D 平面であり、信号は数百億の「しきい値スイッチ」(トランジスタ) の間を伝わります。しかし、超高層ビルでは、本来水平方向の長距離伝送が必要だった信号を「エレベーターに乗せて」垂直方向に伝送できるようになり、物理的な距離が大幅に短縮されます。

これはムーアの法則とは根本的に異なります。なぜなら、テクノロジーを推進する力はもはやプロセスの追求や単一リソグラフィーノードのブレークスルーではなく、デバイス、回路、チップ、システムの 4 つのレベルの体系化に依存しているからです。この多次元的な根本的な変化により、半導体業界は将来の進化の方向性の再検討を余儀なくされます。

業界への影響は何ですか?

ゲームのルールが「幾何学的空間」から「時間制」に変わると、カードテーブルに座るプレイヤーたちもまた、残酷なシャッフルに直面するのではないかと不安になり始めた。インタビューで、チャンスもあれば課題もある、と記者団に語った人もいた。

業界にとっては、タオ（τ）の法則のもと、パッケージング技術、新素材、相互接続アーキテクチャ、システムソフトウェアの協調設計など、これまで「脇役」とみなされていた分野が徐々に重要な地位を占めるようになってきた。高度な 3D スタッキングやチップ間相互接続プロトコルを通じて τ 値を効果的に圧縮するなど、システム レベルの設計で革新を達成できれば、より高度ではあるがコストのかかるプロセスを使用する競合他社をパフォーマンスで上回ることが可能になります。

これは間違いなく、強力なシステム統合能力を持つ企業だけでなく、多くの国内の新興チップレットや先進的なパッケージング企業にとっても新たな機会の窓を開きます。

「最先端のEUVと最先端のファウンドリサービスを入手できないことで、ファーウェイはその負担から解放された。事実は、最先端のノードに依存せずに、システムレベルの時間最適化によって世代間のパフォーマンス向上も達成できることを証明している。これは、前者の競争力の基礎に直接の挑戦をする。」 半導体業界の幹部は記者団に対し、ムーアの法則に依存する企業の組織構造、人材予備力、技術蓄積、資本配分はすべて「プロセスノード」を中心にしていると語った。彼らが得意とするのは「関数を最適なものにする」ことですが、τの法則はフルスタックの機能を必要とします。

He Tingbo 氏は講演の中で、デバイスからシステムまでの協調的な最適化を繰り返し強調しました。ファーウェイの「Unified Bus（UB）」「HiONE Optical Interconnect Engine」「System Folding」などはいずれもシステムレベルのプロジェクトである。

しかし、一部の業界チェーン企業は懸念を表明している。半導体上流装置の担当者は記者団に対し、「現時点ではこの理論が短期的に業界に与える影響は限られているが、その後の技術パスが1ナノメートル以下のプロセスに進めば、業界は厳しい課題に直面するだろう」と語った。

「ファーウェイの技術ソリューションは、トップレベルのリソグラフィーマシンがない場合でも同等のパフォーマンスを達成するために、アーキテクチャやアルゴリズムなどのソフトテクノロジーに依存しています。しかし、このモデルはハードウェアレベルでの技術的課題を置き換えることはできません。」前出の関係者は、国内外のチップ企業の開発状況は大きく異なると述べた。海外のメーカーは、TSMC や Samsung などの高度なプロセス リソースを活用できます。国内企業は開発に対する抵抗が大きく、業界の発展は依然としてソフトウェアとハ​​ードウェアの分野で同時に行われる技術的ブレークスルーに依存しています。

さらに、理論が提案されてから業界のコンセンサスになるまでには、必ず大きなリスクと現実的な課題が伴います。ムーアの法則が成功しているのは、トランジスタ密度の向上だけでなく、これらの向上が経済的に拡張可能な製造プロセスを伴うためでもあります。 τ の法則は現在、優れたシステム工学の原理に近いものですが、一般的かつ普遍的な経済法則であることはまだ証明されていません。数百万、さらには数千万のチップを大量生産し、消費者市場のコスト圧力に耐える必要がある場合、τ のミクロな経済計算が計算できるかどうかは依然として未知数です。

「タオ（τ）の法則とは、ある程度の難易度が上がることを意味します。」 Hu Yanping 氏は、装置、プロセス、技術、歩留まり、さらには熱放散や EDA などの基本的な課題が自己課題と共存していると述べました。この法律は、はるかに先を行くという公式の発表ではなく、プレースタイルの融合と洗練、将来への勇敢な期待、そしてシステムの包括的な革新です。

しかし、同氏の見解では、先進的なプロセスは「唯一のものではなくなり」つつあり、プロセス自体も減速しており、時間的な観点からは国産チップや新しいコンピューティングシステムに革新の余地が与えられているという。

前途は長く茨に満ちているが、ファーウェイはまた、独自の事例を用いてこの法律の実現可能性を説明している。 He Tingbo 氏は論文で一連のデータを提供しました。 2020年5月から2026年5月まで、ファーウェイ・セミコンダクターはモバイル、AI、自動車、産業およびインフラストラクチャー市場にサービスを提供するために381チップを設計および量産しました。製品ポートフォリオ全体にわたって、τ マイクロフィルムの理論は当てはまります。 2029 年には、CPU パフォーマンスのコア周波数は 4 GHz 以上に移行すると予想され、Kirin SoC の効率は 3 ～ 5 年以内に通常の使用で 2 倍以上に向上し、AI ハードウェアの統合は 2035 年までに 100 倍以上に増加すると予想されています。

同氏は、「タオ（τ）の法則」は、業界戦略家や資本配分者に対し、次の投資はノードではなくτに従うべきであることを示していると述べた。製品の競争力は、もはや一流のフォトリソグラフィープロセスに完全に依存しているわけではありません。チップのパッケージング、メモリ帯域幅、および相互接続アーキテクチャの戦略的位置は、過去の高度なロジック プロセスに匹敵するものになりました。

「ムーアの法則」を「進歩」と同一視して育った世代のエンジニアにとって、これは困難な移行だ。 「幾何学の時代は実際には終わっており、この事実を否定することは実行可能な戦略ではありません。マイクロスケールによる加速の時代は、多層電子システムのτ最適化による加速の時代に取って代わられつつあります。」彼・ティンボは言った。

彼女は論文の最後で業界に呼びかけ、今後6～10年のうちに、企業、科学研究チーム、τを中核的な研究開発目標とする産業生態学が、今後10年間のコンピューティング業界の発展パターンを支配するだろうと述べた。

「今後10年間の技術開発の枠組みは明確になりましたが、一社では克服できない未解決の課題も多くあります。ツールチェーン、業界標準、性能ベンチマーク、デバイス物理学、ビジネスモデルなどの分野では、業界全体での協創が必要です。」彼・ティンボは言った。