インテルは、ハワイの VLSI シンポジウムで新しいインテル 18A-P ファウンドリ プロセス ノードを正式に発表しました。これは、既存のインテル 18A に基づく重要な機能強化と最適化です。公式データによると、同じ消費電力の下で、18A-P は 9% のパフォーマンス向上をもたらすことができます。同じ性能レベルで、消費電力を約 18% 削減できます。同時に、チップレベルでの熱伝導率が20%～40%向上し、主要レベルのスルーホール（ビア）抵抗も約10%～30%低減されます。
Intelは、このプロセスはリスクパイロット生産に入っており、次世代Xeonサーバープロセッサ「Diamond Rapids」で初めて使用されると述べた。
上記の指標を達成するために、インテルは物理構造と設計ライブラリの点で 18A プロセスを調整および拡張しました。標準ユニット ライブラリに関しては、同社はさまざまなユニット オプションを 180HP および 160HD ライブラリに追加して、より幅広い製品消費電力と性能範囲をカバーしています。低電力設計用に、新しい W1 および W1.5 ユニットが追加されました。高性能シナリオ向けに、同社は「デュアルコンタクト」設計の W3P ユニットを発売しました。これにより、床面積を増やすことなく、既存の W3 ユニットと比較してパフォーマンスがさらに向上します。
熱管理レベルでは、インテルはウェハのフロントエンドに新しい熱伝導性材料を統合して、チップ前面の熱抵抗を大幅に低減し、トランジスタ層からパッケージングおよび放熱システムへの熱の伝導効率を向上させました。同時に、インテルは EDA 設計ツールも更新し、温度分布の影響をより受けやすいレイアウトおよびレイアウト機能を導入しました。これにより、設計チームは物理設計段階でヒート スポットと放熱パスのより詳細な最適化を実行できるようになり、高負荷シナリオにおける製品の安定性と持続的なパフォーマンス出力が構造的に向上しました。
Intel の 18A-P プロセスを使用する最初の製品は、次世代 Xeon 7 レベルの「Diamond Rapids」サーバー プロセッサとなり、そのコア コンピューティング タイルは完全にこの新しいノードに基づいて構築されます。 「Diamond Rapids」の全体的なアーキテクチャは、AMD EPYC に似た、現在のハイエンド サーバー CPU で人気が高まっている「小型チップ」のアイデアを継承しています。つまり、多数の CPU コアが高度なテクノロジーを使用して複数のコンピューティング チップレットに分割され、集中化された I/O リソースを通じて相互接続されることで、よりバランスのとれたほぼ一貫したメモリ アクセス遅延が実現され、同じパッケージ内でより多くのコア数と帯域幅構成への拡張が容易になります。
パッケージ内部では、「Diamond Rapids」はインテルが「Core Building Blocks」（CBB）とも呼ぶ4つのコンピューティングタイル（Compute Tiles）で構成されている。各コンピューティング チップは 18A-P プロセスに基づいており、コード名「Panther Cove」と呼ばれる 48 個のパフォーマンス コア (P コア) を統合し、ローカライズされたレベル 3 キャッシュ (L3 キャッシュ) を備えています。 4 つのコンピューティング チップをスタックすると、プロセッサ パッケージ全体の CPU コアの総数は 192 個に達します。過去の多くの Xeon 設計とは異なり、この世代のコアではハイパー スレッディング テクノロジが有効になっていないため、プラットフォーム全体が 192 コア/192 スレッド構成となり、高密度サーバーとクラウド コンピューティングの負荷のニーズを満たすためにシングル スレッドのパフォーマンスとコア スタッキングに重点が置かれています。
I/Oおよびメモリサブシステムに関しては、「Diamond Rapids」はコンピューティングチップから分離された設計を採用しており、4つのコンピューティングチップがインターコネクトを介して2つのI/Oおよびメモリハブ（IMH、I/Oおよびメモリハブ）チップレットに接続されています。 2 つの IMH チップレットは、コストとエネルギー効率のバランスをとるために、Intel 3 などの比較的成熟したプロセス ノードを使用すると予想されます。各 IMH チップレットには 8 チャネルの DDR5 メモリ コントローラーが統合されているため、プロセッサ パッケージ全体で合計 16 チャネルの DDR5 メモリがサポートされ、高帯域幅および大容量のメモリ シナリオがサポートされます。
拡張バスに関しては、「Diamond Rapids」はPCI Express 6.0を正式に導入するIntel初のサーバープロセッサプラットフォームとなる。現在広く導入されている PCIe 5.0 と比較して、PCIe 6.0 は双方向帯域幅を 2 倍にし、高性能アクセラレータ カード、ストレージ デバイス、および高速ネットワーク インターフェイスにより豊富なリンク機能を提供します。ただし、インテルはプラットフォームの具体的な PCIe レーン数と割り当て計画を明らかにしておらず、今後の製品リリースやプラットフォーム説明会でさらに開示されることが期待されています。
複数の大規模コンピューティングおよび I/O チップレットがパッケージ内の複雑な相互接続および電源ネットワークを通じて統合されているため、「Diamond Rapids」はより大型のパッケージ基板を使用し、新しい LGA9324 プロセッサ ソケットを導入しています。 LGA9324 は、電源、メモリ チャネル、PCIe チャネル、その他の高速インターフェイスに対するプロセッサのニーズを満たすために、非常に多くの接点を備えています。また、このプラットフォームが主にハイエンド データ センターとエンタープライズ サーバー市場をターゲットにしていることも示しています。
Intelが提示した現在のスケジュールによれば、Xeon 7「Diamond Rapids」ファミリーは2027年に正式に市場に投入される予定で、その時点で最新のプロセス技術と小型チップアーキテクチャを使用した業界の他のサーバープロセッサと競合することになる。インテルにとって、18A-Pプロセスと「Diamond Rapids」に代表される製品は、プロセスロードマップの重要な部分であるだけでなく、データセンターやサーバー分野で再編し、敵と正面から対決するための重要な交渉材料ともみなされている。