要約:
NVIDIA は最近、NVHBM (NVIDIA High Bandwidth Memory) カスタム高帯域幅メモリ テクノロジを発表しました。コンピューティング チップ上にメモリ コントローラーを統合する従来の HBM ソリューションとは異なり、NVHBM は関連機能を 3D HBM スタックのベース ダイに組み込みます。 Nvidia は、将来の GPU にこのテクノロジーを採用し、NVLink Fusion を通じてサードパーティの XPU 顧客にも拡張する予定です。
従来の HBM アーキテクチャは通常、コンピューティング ダイ上にメモリ コントローラーを展開するため、コンピューティング ユニットに使用できる貴重なシリコン領域を占有します。 NVHBM は、コントローラーを HBM スタック内に移動することで、帯域幅、エネルギー効率、およびコンピューティング ダイの利用可能な領域を同時に改善することを目的としています。 NVIDIA が提供したデータによると、標準の HBM4E と比較して、NVHBM はメモリ帯域幅の最大 30% の増加、HBM の消費電力の 15% 削減を実現し、プロセッサ コンピューティング ダイが最大 25% の追加の利用可能領域を獲得できるようになります。
領域の節約は主に、再設計された物理メモリ インターフェイスによるものです。標準の HBM はより広いインターフェイス接続を使用するため、パッケージング スペースが拡張されます。 NVHBM のカスタマイズされた PHY は、JEDEC HBM4E と比較して I/O 領域を最大 67% 削減できます。インターフェイスが狭いとインターポーザーの配線も簡素化され、レイアウト全体で最大 80% の追加の利用可能なシリコン スペースが解放されます。 NVIDIA は、PHY フットプリントの削減はインターポーザ上の配線制約の削減を意味し、これは大型コンピューティング ダイの隣に複数セットの HBM スタックを統合する場合に特に重要であると指摘しています。
エネルギー消費の観点から見ると、HBM の消費電力が 15% 削減されたことにより、効率が大幅に向上しただけでなく、コンピューティング ダイの放熱マージンが増加しました。この利点は、エンタープライズ規模の展開やデータ センターにとって特に重要です。数千のコンピューティング ユニットが数百のラックで同時に実行されると、個々のコンポーネントのエネルギー効率の向上が大幅に高まります。 NVIDIA は、2000W XPU と総電力規模 1GW を備えたデータセンターを例に挙げています。節約された電力マージンにより、理論的には最大 15,000 個の追加 XPU の導入をサポートできます。
サムスンが最近ホットチップの新製品を発売したことは言及する価値があります。2026 年のカンファレンスでは、HBM4E が 1 ピンのレートで出荷する準備をしていることが確認されました。 16Gbps。これは、現在の 14Gbps バージョンと比較してさらに改善されています。既存の 14Gbps HBM4E は、2048 ピンを通じてスタックあたり 3.6TB/s の帯域幅を提供しますが、16Gbps バージョンではこの値を 4TB/s に増やすことができます。 Nvidia が主張する 30% の帯域幅増加がこれに追加されると、NVHBM の単一グループの理論上の帯域幅は約 5.2TB/秒に達すると予想されます。
NVIDIA は、顧客のサプライヤー認定プロセスを簡素化するために、NVHBM が複数のメモリ サプライヤーからの検証を受け入れると述べました。 Amazon の子会社である Annapurna Labs は、NVHBM を推進するために NVIDIA と協力することを確認した最初のパートナーとなりました。
コメント