韓国のストレージ大手SK HynixはIntelと協力しており、IntelのEmbedded Multi-die Interconnect Bridge（EMIB）2.5Dパッケージング技術を高帯域幅ストレージ（HBM）製品に導入する計画だ。 SK Hynix がサプライチェーンの多様化を目指しており、高度なパッケージングの候補として Intel Foundry に注目する顧客が増えていることから、このストレージ メーカーは 2.5D パッケージングの方向で Intel との研究開発協力を開始しました。
Intel の現在の主な 2.5D パッケージング ソリューションは EMIB です。EMIB は、パッケージング基板にシリコン ブリッジを埋め込むことで複数のコア間の高密度相互接続を実現します。 SK ハイニックスは、このテクノロジーを自社の HBM 製品ラインに統合したいと考えており、おそらく新世代 HBM4 が構造とインターフェイスの EMIB 統合要件を満たすようにすることに重点を置き、AI チップの顧客が次世代アクセラレータの高度なパッケージングにインテル ファブを選択した場合にシームレスに接続できるようにしたいと考えています。
以前のレポートでは、埋め込み金属絶縁金属コンデンサを備えたEMIB-Mやシリコン貫通ビア（TSV）を備えたEMIB-Tを含むインテルの小型シリコンブリッジEMIBソリューションが、ロジックチップ間およびロジックチップとHBMの間に、比較的低コストで極めて高いショアライン密度の相互接続パスを提供すると指摘しています。しかし、これまでのところ、SK HynixはハイエンドAIパッケージングにおいてTSMCとそのCoWoS 2.5Dパッケージング技術に依存してきました。 CoWoS が生産能力とプロセスの複雑さの点で徐々に限界に近づき、顧客が代替の高度なパッケージング パスを積極的に探し始めているため、EMIB は中核となる造粒ルートを継続するための強力な選択肢になりつつあります。従来の830平方ミリメートルのマスク面積制限を超えながら、より多くの方向への拡張と積層を実現することが期待されています。
SKハイニックスのDRAMおよびHBMチップは主に自社工場で製造されているが、同社自体は複雑なシステムレベルの高度なパッケージングには関与していない。現在最も最先端のパッケージング形式はハイブリッド ボンディングです。つまり、複数のシリコン片を直接積層し、数千の TSV を介して垂直相互接続を完了します。 AI アクセラレータのシナリオでは、メーカーはこの HBM パッケージを GPU/専用アクセラレーション コアと組み合わせて大規模なパッケージに統合する必要があり、多くの場合、同じ基板上にこのような HBM パッケージが 10 個以上含まれます。ここでTSMCのCoWoSが登場し、IntelのEMIBも間もなくこの争いに加わり、同じ高密度システムインパッケージのニーズに代替または並行ソリューションを提供する予定だ。
SK Hynix HBM と Intel EMIB を組み合わせた最初の製品がいつ発売されるかは不明です。確認できるのは、関連する 2.5D パッケージングおよびインターフェース標準に関する両当事者間の共同研究開発がすでに進行しており、業界では一般に、今後数四半期以内に暫定的な結果または製品発売のシグナルが得られると期待しているということです。