2024 年 2 月 21 日に開催された IFS Direct Connect イベントで、インテルはインテル 18A プロセス後の計画を共有し、新しいプロセスのロードマップを発表し、インテル 14A プロセス テクノロジーの進化版といくつかのプロフェッショナル ノードを追加しました。 Intel 14A では、Intel は高 NA EUV リソグラフィ技術を初めて導入し、2028 年に試作、2029 年に量産が予定されています。
Wccftech によると、台湾積体電路製造会社 (TSMC) とサムスンは 1.4nm プロセス ノードの開発を積極的に推進しており、インテルは競合他社にうまく対処するためにプロセス ロードマップを更新することを検討しているとのことです。その 1 つは、プロセス テクノロジの改良版であるオリジナルの Intel 14A をベースにした Intel 14A2 (Intel 14A Gen2) の発売です。
Intel 18A は、PowerVia バック電源テクノロジと GAA トランジスタ アーキテクチャをサポートする Intel の最初のプロセス テクノロジです。 2 つの新しいテクノロジーは、PPA に明らかな利点をもたらします。その中でも、PowerVia はインテル独自の業界初の裏面電力伝送ネットワーク (PDN) であり、ウェーハ上の表面電源配線の必要性を排除することで信号伝送を最適化します。 Intel 14Aは、「PowerDirect」と呼ばれる設計を使用して、引き続き背面から電力を供給されます。 GAAトランジスタアーキテクチャも「RibbonFET 2」にアップグレードされ、同じ電力で性能が15～20％向上、または同じ性能で消費電力が25～35％削減される。さらに、トランジスタ密度も最大 30% 増加します。
Intel は Intel 14A2 で、最下層の金属相互接続層 (M0) のピッチを Intel 14A の 28nm から 21nm に縮小し、トランジスタ密度をさらに高めることを計画しています。バック電源用に設計された独自の nTSV 構造では、トランジスタの電流密度要件を満たすことができない場合があります。このため、Intel はバック電源をメイン電源ネットワークとして維持し、一部のフロント メタル配線を再利用して補助電源と部分的なクロック信号伝送の役割を担い、それによって両面電源設計を通じて電源の圧力を軽減します。
このソリューションは配線の難易度を高めますが、より高度なプロセス ノードでのトランジスタ密度、電源供給、および製造のバランスを達成できると期待されています。