TSMCの先端プロセス分野におけるレイアウトは重要なノードに達しつつある。同社の上級副社長ケビン・チャン氏が明らかにした最新情報によると、TSMCの2ナノメートル（N2）プロセスノードは現在市場で非常に高い人気を示しており、そのテープアウト（ストリップアウト）数は同時期に前世代の3ナノメートル（N3）ノードの4倍に達している。このデータは、TSMC の多くの長期戦略的パートナーが研究開発の焦点をより高度な 2 ナノメートルプロセスに移していることを完全に示しています。

今回の2nmテープアウトの大幅な成長の原動力となっているのは、TSMCが初めて導入したオールラウンドゲート電界効果トランジスタ（GAAFET）技術だ。この主要テクノロジーの適用のおかげで、N2 プロセスは消費電力とパフォーマンスの飛躍的な向上を達成しました。同じ消費電力レベルでは、パフォーマンスは 15% 向上します。同じパフォーマンス目標を維持すると、消費電力を最大 30% 削減できます。これは、チップ設計者が、所定の電力バジェット内でより高いスイッチング性能を追求したり、元の性能目標を維持しながら消費電力を大幅に削減したりできることを意味します。さらに、トランジスタ密度が約 15% 増加したため、チップ設計者は、必要に応じてコア面積を縮小してコストを削減したり、同じ面積内でチップのパフォーマンスを大幅に向上したりすることを選択できます。

TSMCは、2025年第4四半期から2ナノメートルプロセスの大量生産計画を開始する予定である。現時点で、2ナノメートルノードは同社の総収益の約3%を占め、3ナノメートルノードと5ナノメートルノードはそれぞれ収益の30%と33%を占めている。今後数四半期にわたって顧客の注文が引き渡され続けるため、2 ナノメートル ノードの収益への貢献は引き続き増加すると予想されます。現在、2nmプロセスの使用が確認されている顧客には、AMD（EPYC「Venice」サーバープロセッサ用）とApple（iPhone 18 Proシリーズに搭載されるA20 Proチップ用）が含まれる。

2nmプロセスに移行する業界の顧客の数が3nmノードの4倍に達するにつれ、TSMCの四半期収益実績はさらに強化されることが予想されます。新しいプロセスノードの研究開発の複雑さの増大とウェーハコストの上昇を考慮すると、テープアウト数の倍増がTSMC全体の収益の重要な原動力となるだろう。

将来的には、TSMC は 2nm ファミリのテクノロジ レイアウトを改善し続ける予定です。電力とパフォーマンスをさらに最適化するために、N2 プロセスの派生バージョンである N2P が今年後半に開始される予定です。同社は2027年に、より強力なパフォーマンスを備えたN2Xノードを導入する予定で、2028年にはN2Uノードの導入が予定されている。TSMCは、この一連の長寿命プロセスを通じて半導体製造分野でのリーダーシップを確保し、その後の財務諸表でより重要な位置を占めることに尽力している。