要約:
AMD CEO の Su Zifeng は、2026 年のオープン コンピューティング プロジェクト グローバル サミットで、次世代 EPYC プロセッサ Verano のデモンストレーションを行いました。 AMDは、VeranoがLPDDRメモリインターフェイスを使用する最初のEPYC製品となり、2027年に発売される予定であることを確認しました。Veranoは、データとタスクのスケジューリングを担当し、GPUアクセラレータのサポートを提供するAIサーバーホストノードプロセッサとして位置付けられます。 AMDの公式ページではEPYC 9006 LPシリーズをAIホストノードとして位置づけ、システムのエネルギー効率とアクセラレータ利用率の向上を強調している。
メモリに関しては、Verano は LPDDR5X および SOCAMM2 モジュールを使用していると説明されています。 SOCAMM2 は、限られたラック スペースでより高い帯域幅と容量を提供することを目的とした交換可能な低電力メモリ モジュールです。しかし、AMDの発表ではLPDDRメモリインターフェイスを確認しただけで、最終的なメモリの種類、容量、チャネル番号、速度、モジュール構成などは発表されていない。 LPDDR5X と SOCAMM2 の特定の組み合わせは、完全な最終仕様表ではなく、以前のデータと表示情報に基づいてメディアによって編集された仕様の手掛かりと見なされるべきです。
AMD の初期の開示では、シングル ソケット Verano の最大 72 コアが指摘されており、新たに登場した 192 コアという記述は、シングル プロセッサまたはデュアル ソケット システム構成を表す可能性があります。現在、この数値がチップを指すのか、デュアル ソケット サーバーを指すのか、それともシステム全体を指すのかを説明できる公開仕様書はありません。以前の AMD テクノロジー プレビュー資料では、Verano が最大 72 コアと 144 スレッドを備えていると説明されており、最大周波数約 5GHz と最大 112Gbps の xGMI インターコネクトがリストされています。ただし、これらのパラメータも量産モデルの公式仕様と同等ではなく、最終的な構成はリリース時に AMD によって確認されていません。
パッケージには、8 セットのコンピューティング チップ、2 つの大型 I/O チップ、および 4 セットの LPDDR5X コントローラーが含まれる可能性があり、コンピューティング チップは高密度 Zen 6c バージョンではなく標準の Zen 6 コアを使用する可能性があると推測されています。これらは写真の外観の解釈であり、AMD はダイ数やレイアウトを公式に確認していません。 AMD は公式には Verano を第 6 世代 EPYC 製品とだけ呼んでおり、データセンター指向の路線を継続すると述べています。同社は以前、VeranoがTSMCの2ナノメートルプロセスを後続のEPYC製品ラインに拡張することも認めている。
Verano は、AI サーバーのホスト CPU の役割を担うことを目的として、Instinct アクセラレータおよびエージェントベースの人工知能用の AMD のラックレベル システム レイアウトと協力します。これは、メモリ帯域幅、CPU と GPU の相互接続、システム レベルのエネルギー効率に重点を置き、最高の汎用コア密度を追求する EPYC プロセッサとは異なります。 2027年の発売計画とLPDDRインターフェイスの採用に加えて、AMDはVeranoの最終的なコア数、具体的なメモリ仕様、消費電力、価格、ベンチマークテストの結果を発表していないため、現時点では「192コア」が確定した単一プロセッサパラメータとみなされません。
コメント