5月28日、Nvidiaの最高経営責任者（CEO）Jen-Hsun Huang氏は、台北での「兆ドルディナー」後にメディアのインタビューに応じ、AI業界の競争やクラウドサービスプロバイダーによる自社開発チップなどの注目のトピックについて見解を述べた。ファーウェイ・セミコンダクターが最近発表した「タオ（τ）の法則」と「ロジック・フォールディング」技術について質問されたとき、黄仁勲氏は、これはファーウェイにとって大きな技術的進歩であるが、TSMCにとって脅威にはならないと率直に述べた。
Huang Renxun氏は、ファーウェイはチップスタッキングと3Dパッケージング技術を使用して、半導体プロセスの線幅を圧縮することなくトランジスタの数を2倍、さらには3～4倍に増やしていると説明した。同氏は、これが非常に優れた技術的パスであることを認めたが、TSMCは10年近くにわたって関連分野で導入および応用されており、その技術蓄積は深く、非常に進んでいることも指摘した。
ファーウェイの取締役兼半導体事業部長の何廷波氏が、5月25日に開催された2026年国際回路・システムシンポジウムで「タオ（τ）の法則」を正式に発表したと伝えられている。中国企業が世界の半導体分野で産業発展をリードするための新たな原則を提案したのはこれが初めてで、すぐさま業界内で広範な議論が巻き起こった。この法律は、デバイス、回路、チップ、システムレベルをカバーするマルチレベルの協調最適化システムを構築します。この法律に基づくハイエンドチップのトランジスタ密度は、2031年までに1.4nmプロセスと同レベルに達すると予想されている。