Ming-Chi Kuo 氏は最近、TSMC の高度なパッケージング技術を解釈し、ガラスコア基板はオプションの最適化ソリューションではなく、次世代 AI チップの製造に必要な条件であると指摘しました。この技術は、6月11日に日本のJPCAショーで行われたTSMCの技術講演から生まれました。TSMCはIFIおよびInnoluxと協力してガラスコア基板を開発しました。ガラスコアを2層のABFラミネートで挟んだ3層構造設計を採用しています。
ガラス基板の厚さが薄くなることで、ガラス貫通穴を通る垂直方向の導電経路が大幅に短縮されます。伝導抵抗とループ・インダクタンスが同時に減少し、電力の完全性が大幅に改善され、チップにより安定した電源システムが提供されます。
Ming-Chi Kuo 氏は、CoPoS システムにおける 2 つのテクノロジーの位置付けの違いを区別しました。 CoP は主に生産効率とコストに影響を与える最適化オプションですが、OS はチップが正常に製造できるかどうかを直接決定する、必須のコア テクノロジーです。
現在のテスト基板の仕様は 250 x 250 mm です。 ABF ラミネートには、24 ～ 28 層の味の素 GL107 ハイブリッド材料が使用されています。ガラス貫通ビアは中核となる技術的障壁であり、TSMC と Innolux が共同で習得しています。
ガラス基板の単価は従来のABF基板よりもはるかに高いですが、そのコストはAIチップの部品表全体に占める割合は1桁台前半に過ぎません。ただし、不適切な包装によって引き起こされる歩留まりの損失を大幅に減らすことができ、全体的な経済的メリットは大きくなります。
Nvidia と他の米国の半導体大手 2 社は、この技術に強い関心を示しています。改善された電力整合性は、改善された AI コンピューティング能力に直接変換され、次世代のハイエンド チップのパフォーマンス ニーズを満たすことができます。
TSMCは、エヌビディアなどの大手企業による次世代AIチップの反復ペースに合わせて、2028年第4四半期から2029年第1四半期までにガラス基板の量産を開始することを目指している。業界チェーンは現在検証を加速している。
