米国の多くの一流大学が地元のウェーハ工場と協力して、新しいモノリシック三次元（3D）チップの開発に成功した。ストレージとコンピューティング ユニットは垂直方向に密に積み重ねられています。チップ内部のデータ転送速度が大幅に向上することが期待されます。これは、人工知能ハードウェアの「メモリの壁」を突破するための重要なマイルストーンとみなされています。
この成果は、スタンフォード大学、カーネギーメロン大学、ペンシルバニア大学、MIT、および米国の地元鋳造会社であるスカイウォーターテクノロジーによって完成されました。これは、米国の商業ウェーハ工場で製造された初のモノリシック 3D チップです。その垂直相互接続配線密度は、現在の 3D チップの新たな最高値に達しています。測定およびシミュレーションされた表示パフォーマンスは、従来の 2 次元チップと比較して約 1 桁改善できます。研究チームは、これは性能の画期的な進歩であるだけでなく、米国が現地で高度なチップ製造を促進するための新たなパラダイムを提供するものであると強調した。
同じ平面上にすべての回路を「並べて」配置する従来の 2 次元チップとは異なり、このプロトタイプ チップは、複数の極薄回路層を垂直に積層して使用します。各層は高密度の垂直接続によって密接に接続されているため、チップ内のストレージ ユニットとコンピューティング ユニットの間でデータが「往復」できるため、伝送パスが大幅に短縮されます。このようなアーキテクチャの下では、ローカルで利用可能なメモリが大幅に増加し、リモート ストレージとコンピューティング コアの間でデータを頻繁に移動する必要がなくなり、高性能チップや AI チップを長年悩ませてきた「メモリの壁」のボトルネックが根本的に軽減されます。
「メモリ ウォール」とは、コンピューティング ユニットのコンピューティング能力が継続的に向上することを指しますが、内部チップと外部ストレージ間のデータ転送速度を維持することが困難であり、プロセッサが頻繁に「データを待機」することになり、コンピューティング能力が大幅に浪費されます。数十年にわたり、半導体業界はこの問題を軽減するために、主にトランジスタのサイズを継続的に縮小し、より多くのデバイスを同一平面上に実装することに依存してきました。しかし、このルートは物理的な限界に近づいており、「収縮の壁」として知られています。この新しいモノリシック 3D チップは、ストレージとロジック回路を垂直方向に統合しており、チップ内に「エレベーター シャフト」の列を構築することに相当し、異なる「フロア」間で大量のデータを同時に高速に流すことができるため、「メモリの壁」と「ミニチュアの壁」という二重の制約の下で新たな活路を見出すことができます。
業界はこれまで、製造された複数のチップを上下に積み重ねることによって 3D システムを構築しようと試みてきました。ただし、この「スタックチップ」方式は層間接続が粗く疎であることが多く、依然として明らかなボトルネックが存在します。この研究では「モノリシック」3D プロセスが使用されています。つまり、各機能層が同じウェーハ上で直接成長し、順番に処理されます。低温プロセスにより下層の回路へのダメージが回避されるため、より小規模で高密度の相互接続を実行できます。このプロセスは、ミネソタ州ブルーミントンにあるスカイウォーターの商用ウェーハ工場で完全に完了し、実験室のコンセプトから拡張可能な生産アーキテクチャへの重要なステップとみなされています。
パフォーマンスの点では、初期のハードウェア テストでは、現在のプロトタイプ チップが同等の 2 次元設計と比較して約 4 倍のパフォーマンス向上を達成していることが示されています。さらにシミュレーションの結果では、垂直スタック層の数を増やし続け、これに基づいてより高い「フロア」アーキテクチャを構築すると、Meta オープンソースの大規模モデル LLaMA を含む実際の AI 負荷で全体のパフォーマンスが最大約 12 倍向上する可能性があることが示されています。研究チームは特に、新しいアーキテクチャにより、速度とエネルギー効率の全体的なパフォーマンスを測定する重要な指標であるエネルギー遅延積（EDP）が理論的には100倍から1,000倍の改善を達成すると予想されることを強調した。
データ転送距離を大幅に短縮し、垂直チャネル数を増やすことで、チップはより高いスループットと動作あたりのエネルギー消費量の削減の両方を達成すると期待されており、従来のようにパフォーマンスと消費電力の間で「どちらかを選択する」必要がなくなりました。研究者らは、これを次世代の大規模 AI システムをサポートし、「ハードウェアのパフォーマンスを 1,000 倍向上させる」という目標に向かって進むための重要な道の 1 つとみなしています。彼らは、この画期的な進歩により、より大規模で複雑なリアルタイム モデルのトレーニングと実行をサポートできる機能を備え、将来の AI ハードウェアの進化に新たな技術的次元が開かれると信じています。
この研究の重要性は、業界と人材育成のレベルにも反映されています。米国の地元商業ウェーハ工場で単一の 3D チップのテープアウトに成功したことで、研究チームは、「米国で設計され、米国で製造された」高度なチップ システムを構築するための現実的なモデルが提供されたと考えています。研究者らはこれを1980年代の集積回路革命になぞらえている。米国の大学でチップの設計と製造を学ぶ学生グループがシリコン産業の隆盛を牽引したのだ。今日のモノリシック 3D 統合への移行では、新世代のエンジニアが新しいプロセスとアーキテクチャの知識を習得することも必要です。
米国マイクロエレクトロニクス コモンズ プログラムやカリフォルニア太平洋岸北西部 AI ハードウェア ハブ (Northwest-AI-Hub) などのプロジェクトからの資金提供と協力を得て、関連する大学は 3D 統合と AI 固有のハードウェアに関する体系的なトレーニングを実施し始めています。参加者は、先進的な3Dチップを現地で製造できるということは、性能指標でリードすることを意味するだけでなく、イノベーションのペース、サプライチェーンのセキュリティ、AI技術の開発方向においてより大きな主導権を握ることを意味すると指摘した。
報道によると、この研究はスタンフォード大学工学部、カーネギーメロン大学工学部、ペンシルベニア大学工学応用科学部、マサチューセッツ工科大学が共同で実施し、すべてのチップ製造はSkyWater Technologyが担当したという。このプロジェクトは、米国国防高等研究計画局 (DARPA)、米国国立科学財団大学院奨学金プログラム、サムスン、スタンフォード プレコート研究所エネルギー研究所、スタンフォード SystemX アライアンス、米国国防総省の「マイクロエレクトロニクス コモンズ」AI ハードウェア ハブ、米国エネルギー省、米国科学財団の「半導体未来イニシアチブ」から資金提供を受けています。
/ScitechDaily から編集