次の数字は正しいです。2 ナノメートルのプロセス能力を持つファブのコストは約 280 億ドルになる可能性があります。実際、ツールがより複雑になり、必要な人材もより高価になるため、2nm の開発および生産プロセス全体のコストは上昇します。
コンサルティング会社 IBS のデータによると、2nm プロセス能力を備えた半導体製造工場の月産生産能力は 50,000 枚のウェーハ (または WSPM) で、コストは約 280 億米ドルです。これは 3nm ウェーハ製造コストよりも 80 億ドル高く、半導体業界が次世代チップに移行するにつれて企業支出が急激に増加していることを示しています。
正確に言うと、2nmチップのコストは3nmプロセッサよりも約50％高くなる、とIBSは述べている。これは、Appleのような企業が今後数年間にTSMCのN2製造プロセスを採用する場合、1枚の300mmウェハを処理するのに3万ドルを費やす必要があることを意味する。ただし、これらの数値には多少の変動の余地がある可能性があり、これらのチップの予想される高コストが削減される可能性があります。
実際、半導体企業はさまざまなアプローチを採用し、建設前、建設、運用の段階で一連の設計上の決定を下すことができ、それがファブの最終コストに大きな影響を与えます。たとえば、人工知能 EDA ツールは救世主となり、プロセスを合理化し、コスト削減に役立ちます。
チップの開発コストは常に高額でした。 IBS のデータによると、ソフトウェア開発だけで 3 億 1,400 万米ドルが必要であるのに対し、検証には 1 億 5,400 万米ドルが必要です。さらに、2nm ノードでのチップの設計には専門的な人材が必要ですが、その人材は不足しています。さらに、チップの表面にパターンを作成するために使用されるプロセスであるフォトリソグラフィーの使用が増加しています。
チップ上のフィーチャーが小さくなるほど、フォトリソグラフィープロセスの精度がより必要になり、プロセスで使用される機器や材料のコストが上昇します。では、280億ドルの2ナノメートルファブはどうなるのでしょうか？ 80億ドルのコスト差の理由は、50,000 WSPMの生産能力を維持するには、EUVリソグラフィーツールの数を増やす必要があるためです。
しかし、IBS ですら、数字の裏にはニュアンスがあり、チップ設計の状況は常に変化していることを認めています。企業が2ナノメートルの大型チップをゼロから構築するには7億2,500万ドルかかると推定されている。しかし、これは既存の知的財産を持たない企業によって行われたものであり、多くの半導体企業、特に新興企業がより効率的な戦略を追求しているのが現実です。
IBSはまた、チップ設計における人工知能EDAツールの役割がますます重要になっており、複雑な設計プロセスを自動化し、チップ性能を最適化することでプロセスを簡素化し、コストを削減できると指摘した。