2026 年 4 月 23 日、米国の新興人工知能およびストレージ技術メーカーである NEO Semiconductor は、同社の 3D X-DRAM 技術が概念実証 (POC) に成功し、この新しいタイプの 3D 積層メモリが既存の 3D NAND フラッシュ生産ラインを使用して製造できることを証明し、AI 時代の高密度、低電力、低コストのメモリ ソリューションへの道を開くことを正式に発表しました。
3D X-DRAM テクノロジーは概念実証を完了し、既存の標準をはるかに上回るパフォーマンスを実現
報道によると、この3D X-DRAM技術の概念実証チップはNEO Semiconductorが台湾陽明交通大学産学イノベーション研究院（IAIS）と協力して開発し、応用研究機関である台湾半導体研究所（NIAR-TSRI）でテープアウトしてテストされたという。このチップは包括的な電気的および信頼性の評価に合格し、メモリ アーキテクチャの堅牢性と安定性が確認されました。
NEO Semiconductor が発表した概念実証テストの結果によると、3D X-DRAM は多くの重要な指標で良好なパフォーマンスを示しています。具体的なデータは以下の通りです。
読み取りおよび書き込み遅延: 10 ナノ秒未満 (<10 ns)。これは、ハイパフォーマンス コンピューティングの厳しい速度要件を満たすことができます。
データ保持時間：85℃の高温で1秒以上。このデータは、JEDEC (Solid State Technology Association) の標準 DRAM 64 ミリ秒の保持時間より 15 倍長くなります。
ビットライン干渉とワードライン干渉：両方とも85℃で1秒を超え、優れた耐干渉能力を示します。
サイクル耐久性: 10¹4 を超える読み取りおよび書き込みサイクル、非常に長い耐用年数。
この性能数値は、3D X-DRAM が高速読み取りおよび書き込み機能を維持しながら、データ保持と耐久性の点で既存の DRAM 仕様をはるかに上回っていることを意味します。
元TSMC最高技術責任者で現在陽明交通大学上級副学長のジャック・サン博士は、「産学間の緊密な連携により、実際のシリコン製造プロセス条件下でNEO 3D DRAMコンセプトの実現可能性が検証されたことを大変うれしく思う。この概念実証の成功は、革新的なメモリアーキテクチャの可能性を実証するだけでなく、成熟したプロセスを使用して高度なメモリ技術を実現する実現可能性も確認するものである。」と述べた。
TechInsightsの上級技術研究員であるJeongdong Choe氏も、「従来のDRAMスケーリングが限界に近づく中、NEOのシリコンベースの概念実証は重要なマイルストーンとなる。過去10年間の3D NANDへの移行と同様に、私たちは今、従来のスケーリングの限界を超える3D DRAMの新時代の幕開けを目の当たりにしている」と指摘した。
3D X-DRAM と X-HBM は AI メモリ市場を再形成すると期待されている
NAND フラッシュはすでに 3D 時代に突入しており、積層数が急速に増加しています。 300 層以上の NAND フラッシュが量産されようとしています。これにより、3D NAND フラッシュの容量比も 2D 時代に比べて大幅に向上し、ビットあたりのコストも急速に低下しています。対照的に、DRAM は 2D プレーンの時代に長年停滞しており、ビットあたりのコストは非常にゆっくりと低下しています。
Intel の Optane 3D XPoint のようなストレージ クラスのメモリ テクノロジは、DRAM に近い速度を提供するために開発されていますが、コストは NAND に近づく可能性もあります。しかし、Optane は、生産をすぐに拡大できなかったためコストが高止まりしたことと、不揮発性メモリが複雑すぎてプログラムできなかったため、失敗に終わりました。
DRAM セルのスタッキングは、DRAM のコストを削減し、チップ密度を高めるための明白なアーキテクチャ方法ですが、多くの課題にも直面しています。しかし、NEO Semiconductor は、この目標を達成することを期待して、2023 年に 3D X-DRAM テクノロジーの発売を発表しました。
レポートによると、3D X-DRAM テクノロジーの考え方は 3D NAND フラッシュの考え方に似ており、主にスタック層の数を増やすことでメモリ容量を増加します。 NEO Semiconductorが2023年に発売した最初の3D DRAMユニット設計「1T0C」(1トランジスタ、ゼロキャパシタ)は、3D NANDフラッシュチップと同様のFBCフローティングゲート技術を使用しているが、マスク層を追加することで垂直構造を形成でき、230層スタックと128Gbのコア容量を実現できる。 2D DRAM メモリの現在のコア容量は依然として 16Gb であり、8 倍の容量を実現しています。全体として、この設計では、歩留まりが高く、コストが低く、密度が大幅に向上しています。
NEO Semiconductor は 2025 年に 1T1C および 3T0C アーキテクチャを発表し、2026 年に最大 512Gb の密度で、現在の従来の DRAM モジュールの 10 倍の容量を提供する概念実証テスト チップを生産すると発表しました。
NEO Semiconductor はまた、3D X-DRAM テクノロジーに基づいて、単一メモリ チップの容量目標 1Tb は 2030 年から 2035 年の間に達成できると予測しています。これは、1 枚の両面メモリ スティックで 2TB の容量を達成でき、サーバー メモリでは 32 個のチップを使用して 1 枚の 4TB の容量を達成できることを意味します。同時にコストも大幅に削減されます。
今回NEO Semiconductorの3D X-DRAM技術が概念実証を完了したということは、同技術の商用化が成功する見込みであることも意味する。
さらに重要なのは、3D X-DRAM は、AI の高性能、低電力ワークロード要件をサポートできるだけでなく、3D NAND フラッシュ製造プロセスを使用して製造でき、既存の生産ラインを迅速に活用して大規模な量産を実現できることです。
NEO Semiconductorの創設者兼最高経営責任者(CEO)のAndy Hsu氏は、「これらの結果は、DRAMの新たなスケーリング経路を検証するものである。私たちは、この技術がAI時代に向けて、大幅な高密度化、低コスト化、より高いエネルギー効率を実現できると信じている。成熟した3D NAND製造プロセスとエコシステムを活用することで、3D DRAMをより早く現実化することを目指している。」と述べた。
3D X-DRAM テクノロジーに基づく NEO Semiconductor が、2025 年に AI チップ用の世界初の超高帯域幅メモリ (X-HBM) アーキテクチャも発売する予定であることは注目に値します。このアーキテクチャは、32,000 ビット (32K ビット) の超高ビット幅と 512Gb の単層容量を達成できると主張しています。従来の HBM と比較して、帯域幅は 16 倍、密度は 10 倍に増加します。
今日、AI コンピューティング能力に対する需要が急激に増加するにつれ、従来の HBM メモリも密度、帯域幅、消費電力という 3 つのボトルネックに直面しています。韓国科学技術院の調査によると、2040年頃に発売予定のHBM8でも16Kビットのバスと1チップあたり80Gビットの容量しか提供できないという。
NEO の X-HBM は、32K ビットのバスとチップあたり 512Gb の容量を実現しました。これは、約 15 年前のこの性能予測を上回ることに相当します。
Acer創業者より出資を受ける
情報によると、NEO Semiconductor は次世代の人工知能とストレージ技術の先駆者であるハイテク企業です。 2012 年に設立され、カリフォルニア州サンノゼに本社を置く同社は、人工知能とデータ中心のコンピューティングの増大する需要を満たすためにメモリ アーキテクチャを再定義することに注力しています。
NEO Semiconductor の創設者兼 CEO の Andy Hsu は、1995 年にレンセラー工科大学で修士号を取得後、無名の半導体新興企業で 16 年間勤務しました。彼は 2012 年 8 月に NEO Semiconductor を設立し、120 以上の認定特許の発明者です。
NEO の主要な革新的テクノロジーには、X-NAND、3D X-AI、X-HBM に加え、その主力製品である 3D X-DRAM が含まれます。これは、3D NAND のような構造を活用して、高密度でエネルギー効率の高いメモリへのスケーラブルなパスを可能にする画期的なアーキテクチャです。
3D X-DRAM テクノロジーは概念実証を成功裏に完了しましたが、NEO Semiconductor はまた、Acer の創設者で TSMC の元取締役である Stan Shih 氏が主導する新たな戦略的投資を受けたことも発表しました。 Shi Zhenrong 氏は 20 年以上にわたって TSMC の取締役を務めてきました。同氏の今回の投資への参加は、NEO Semiconductor の技術とビジョンを強く支持するものとして業界から評価されています。
「産学間の連携によってこの画期的な成果が達成されたことを大変うれしく思います」とZhenrong Shi氏は述べた。 「このコンセプトポイントは、イノベーション、強力なエンジニアリングの実行、台湾の強力な半導体エコシステムを統合することによって首尾よく実現されました。NEOの3D DRAMは、将来のシステムアーキテクチャで重要な役割を果たすことが期待されています。AIコンピューティングにとって次世代メモリがますます重要になる中、3D X-DRAMのようなイノベーションは世界のメモリ産業の発展に大きく貢献すると期待されています。」
NEO Semiconductorは、この資金はPOC開発の成功を支援しており、アレイレベルの実装、多層テストチップの開発、戦略的パートナーシップを模索するための大手メモリ企業とのより深い協力など、同社の次の段階を引き続き前進させていくと述べた。
NEO Semiconductor は現在、この技術を商業化に向けて前進させるために、メモリおよび半導体エコシステムの業界パートナーと活発な議論を行っています。 POC 検証の成功と業界の参加の拡大により、同社は次世代 AI ストレージ システムの基礎テクノロジーとして 3D X-DRAM の進歩に焦点を当てた新たな段階に入りつつあります。