JEDEC Solid State Technology Associationは最近、ロジックおよびDRAMモジュール規格の策定を担当するJC-40およびJC-45委員会が、新世代のDDR5多重化ランク・データ・バッファ規格の正式リリース、多重化ランク・クロック・レジスタ・ドライバ規格の策定の推進、DDR5 MRDIMM Gen 2の改善の加速など、DDR5 MRDIMM（多重化ランク・メモリ・モジュール）の分野で多くの重要な開発を行ったと発表しました。より高い帯域幅を実現するための第 3 世代ロードマップ。
公開された規格のうち、JEDECはJESD82-552「DDR5MDB02 Multiplexed Rank Data Buffer」仕様を正式に発表し、公式Webサイトでダウンロードを開始した。この規格は、モジュール帯域幅が増加し続けている場合でも、安定した信頼性の高い動作特性を維持することを目的として、多重化ランク DIMM アーキテクチャ用の新世代のデータ バッファリング機能設計を定義します。より高度なバッファリングと制御ロジックをデータ パスに導入することにより、DDR5 MDB ソリューションは、高性能メモリ サブシステムに強力な拡張性と信号品質保証を提供します。
次期 JESD82-542「DDR5MRCD02 Multiplexed Rank Clock Register Driver」規格も最終段階に入り、間もなく正式に発表される予定です。この規格は DDR5 MRDIMM モジュールを対象としており、JESD82-552 のデータ バッファリング仕様に適合するようにクロックおよび制御信号の整合性とタイミング制御機能を強化することに重点を置き、高周波数および高帯域幅のシナリオにおける MRDIMM 製品の信頼性を全体的にさらに向上させます。
モジュール仕様のロードマップに関しては、JC-45 委員会は MRDIMM Gen 2 規格の策定を完了するための取り組みを強化しています。目標は、マシン全体のレベルでのエネルギー効率とシステム効率の要件を考慮しながら、新世代コンピューティング プラットフォームの帯域幅の継続的な増加に対応することです。同時に、委員会は第 2 世代 DDR5 MRDIMM Gen 2 のオリジナル PCB (未加工カード) 設計も進めています。このバッチ設計の目標データ レートは 12,800 MT/s で、これは標準化作業を通じて、より高いデータ転送レートとデータ集約型のアプリケーション シナリオ向けのスケーラブルなメモリ ソリューションを提供したいという JEDEC の希望を反映しています。 Gen 2 規格が完成に近づいている一方で、JC-45 は MRDIMM Gen 3 規格の計画も開始しており、関連する基礎となるメモリ インターフェイス ロジックも最終化段階に近づいています。
JEDECはまた、今年5月にモバイル/クライアント/エッジ、サーバー/クラウドコンピューティング/AI分野の特別フォーラムをサンノゼで開催し、DDR5を含む次世代メモリ規格やシステム設計についての深い議論を行う予定だ。参加者は、MRDIMM などの最先端技術の最新の仕様の進歩と業界での応用傾向について学ぶ機会が得られます。関連する議題と登録情報は、JEDEC 公式 Web サイトで公開されています。
JEDEC JC-45委員会の委員長であり、同協会の理事会会長でもあるMian Quddus氏は、この一連の規格調整作業は、高性能メモリ規格の分野における業界の「調整者」としてのJEDECの継続的な役割を反映していると述べた。相互運用可能な統一仕様を作成することで、AI、クラウド コンピューティング、メモリ サブシステム上のエンタープライズ レベルのワークロードの増大するパフォーマンスと帯域幅の要件を満たすことができます。出典: JEDEC 公式プレスリリース。