要約:
人工知能と高性能コンピューティング チップの需要が爆発的に増加し続ける中、TSMC は高度なプロセスの生産能力の拡大を加速しています。最新のサプライ チェーン ニュースによると、TSMC は 2027 年に 2 ナノメートルおよび 3 ナノメートル プロセスの生産能力をさらに拡大する予定です。2 ナノメートルの拡大率は 3 ナノメートルの拡大率よりも大幅に高くなります。 2027年半ばまでに、2ナノメートルの月産能力は約11万枚、3ナノメートルの月産能力は約21万枚に達すると予想されている。
現在の計画によれば、TSMC の 2026 年末までの 2 ナノメートルの月産能力は約 90,000 個、3 ナノメートルの月産能力は約 180,000 個に達すると予想されます。 2027 年半ばまでに、2 つの先進プロセスの生産能力はそれぞれ 110,000 個と 210,000 個に増加します。これに対し、2nmの生産能力は約22%、3nmの生産能力は約16%増加します。
これは、TSMC が 2nm プロセス能力の増強を大幅に加速していることを意味します。 2nm はまだ量産段階に入ったばかりの新世代プロセスですが、市場の需要は 3nm よりも急速に増加しており、TSMC は顧客の注文に応えるためにより多くのリソースを投資する必要があります。
TSMC の 2 ナノメートル プロセスは、2025 年の第 4 四半期に正式に量産段階に入ります。同社は以前、このプロセスの初期歩留まりが良好で、2026 年には急速な生産拡大が見込まれると述べています。2nm はナノシート トランジスタ構造を採用しており、TSMC が FinFET 後のトランジスタ アーキテクチャの進化をさらに促進する重要なノードとなります。
以前の 3 ナノメートル プロセスと比較して、2 ナノメートルにおける最大の技術的変化の 1 つは、FinFET からサラウンド ゲート トランジスタ構造である GAA への移行です。ゲートがチャネルをより完全に囲むようにすることで、電流の流れを制御するトランジスタの能力がさらに向上し、性能、消費電力、トランジスタ密度の間のより良いバランスが達成されます。
現在、2nm は今後数年間で TSMC の最も重要な先進プロセスの 1 つになります。 AppleはTSMCの2ナノメートルプロセスを採用した最初の主要顧客の1つと考えられている。新世代の iPhone に使用されるハイエンド チップは、すでにこのプロセス時代に入っています。 Apple以外の大手チップ設計会社も徐々に2nmに移行しており、TSMCは生産能力に対するプレッシャーの増大に直面すると予想される。
AI チップの需要も、先端プロセスの生産能力の拡大を促すもう 1 つの重要な要因です。近年、NVIDIA、AMD、その他の AI チップ メーカーは、より複雑なアクセラレータやハイパフォーマンス コンピューティング製品を発表し続けています。これらの製品では、コンピューティング パフォーマンスを向上させながらコンピューティング能力単位あたりのエネルギー消費を削減するために、最先端の製造プロセスを使用する必要があります。
3nm と比較すると、2nm の容量規模は現時点ではまだ小さいですが、TSMC は明らかに、より多くの顧客を受け入れるのに十分なレベルまでできるだけ早く拡張したいと考えています。現在の計画によれば、2nmの月産能力は2027年半ばまでに11万個に達する予定だ。この数は 3nm の 210,000 個よりもまだ低いですが、両者の差は縮まり始めています。
同時に、TSMC は 3 ナノメートルの生産拡大の手を緩めていません。 2027年半ばまでに、3ナノメートルの月産能力は約21万個に達すると予想されている。 TSMCは台湾内外の複数の生産拠点で3ナノメートルの製造能力を拡大している。このうち、米国アリゾナ州にある 2 番目のウェーハ工場も 3 ナノメートルプロセスの採用を計画しており、2027 年後半に量産を開始する予定です。
台湾南部にある TSMC の生産拠点にも 3nm の生産能力が追加されています。同社は以前、台南サイエンスパークに新しい3ナノメートルウェーハ工場を追加し、2027年上半期に量産開始する予定であると発表した。さらに、熊本にある日本で2番目のウェーハ工場も3ナノメートルプロセスの使用を計画しており、2028年に量産を開始する予定である。
米国アリゾナ州の先進的なプロセス レイアウトは、TSMC の世界的な生産戦略の重要な部分です。生産を開始した第1ファブに加え、第2ファブの建設も完了し、2027年下半期に3nmの量産を開始する予定である。これにより、TSMCの3nm供給能力がさらに拡大し、一部の高度なチップ生産を米国内で直接完了できるようになる。
3nm の生産能力をさらに拡大するために、TSMC は台湾にある一部の既存の生産設備を調整し、元々 5nm プロセスに使用されていた設備を 3nm 生産に転換しています。このようにして、TSMC は新しいファブに完全に依存することなく、高度なプロセスのウェーハの生産量をより迅速に増やすことができます。
この生産能力の調整は、チップ市場の需要構造の変化も反映しています。スマートフォン市場の成長はここ数年鈍化しており、一部のエントリーレベルおよびミッドレンジの携帯電話チップ向けの成熟したプロセスの需要は減少している一方、AI、ハイパフォーマンスコンピューティング、およびハイエンドのスマートフォンにより高度なプロセスの需要が増加し続けています。したがって、一部の古いプロセス機器をより高度なノードに変換することで、生産システム全体のリソース利用効率を向上させることができます。
TSMC は現在、ウェハ製造能力に対する圧力に直面しているだけでなく、高度なパッケージングも AI チップの供給を制限する重要な要因となっています。 AI アクセラレータは HBM 高帯域幅メモリとの大規模な統合を必要とするため、CoWoS などの高度なパッケージング テクノロジの需要が近年急速に増加しています。 TSMCはまた、ウェハ製造能力を増強した後、パッケージングプロセスによる制限を回避するために、先進的なパッケージング生産能力の拡大を続けています。
今後数年間で、TSMC の高度なプロセス ルートはより小規模なノードへと進み続けるでしょう。同社は1.4ナノメートルA14プロセスの推進を開始しており、2028年に量産を達成する計画だ。最近のサプライチェーンニュースでは、TSMCが1.4ナノメートルプロセスの試作と量産時期をさらに早める可能性があるとさえ広まったが、具体的なスケジュールは依然としてファブ建設とプロセス開発の進捗状況に依存している。
同時に、2nm 自体は初期バージョンのままではなくなります。 TSMCはN2Pなどの2nm派生プロセスを計画し、さらにA16を立ち上げた。 N2P はオリジナルの N2 に基づいてパフォーマンスと消費電力をさらに向上させます。一方、A16 は TSMC の Super Power Rail 背面電源テクノロジーを導入しています。これは、複雑な信号パスと高い電源密度を備えた高性能コンピューティングおよびチップにより適しています。
業界全体のトレンドの観点から見ると、TSMC は現在、3 ナノメートル、2 ナノメートル、将来的には 1.4 ナノメートルで構成される連続的な高度なプロセス階層を形成しています。 3nm は今後数年間、引き続き大規模な先進チップ生産タスクを引き受ける一方、2nm は徐々に主力スマートフォン プロセッサ、AI アクセラレータ、高性能コンピューティング チップの中核的な製造ノードとなるでしょう。
2nm の生産能力の成長率は 3nm の成長率を上回っています。これは、TSMC が市場の需要に応じて資本と製造リソースを再配分していることも示しています。 2nmの歩留まりが向上し続け、より多くの顧客製品が量産に入るにつれて、2027年までにこのプロセスの生産能力の割合はさらに増加すると予想されます。
現在の拡張計画が順調に実施されれば、TSMC は 2027 年半ばまでに 2nm ウェハーの月産能力が約 110,000 枚、3nm ウェハーの月産能力が 210,000 枚になる予定です。 AIインフラ構築がブームとなっている世界の半導体業界にとって、これにより最先端ロジックチップの供給規模が大幅に拡大し、先端プロセス製造におけるTSMCの主導的地位がさらに強固になることになる。
コメント