この傾向は底流のように急速に進んでおり、業界リーダーも焦っています。半導体プロセスのプロセス微細化ゲームが終わりを迎えると、チップ業界では先進的なパッケージングが徐々に勝者になってきました。今年の半導体業界がこれほど大混乱に陥るとは、年初には誰も想像できなかった。今年、チップ業界全体が在庫枯渇に苦しんでいる中、NVIDIA の AI チップを見つけるのは困難です。国内のインターネット大手は、A800 チップと H800 チップをさらにいくつか入手するためだけに、カリフォルニアにある NVIDIA 本社に個人的に飛行機で向かいました。
01
この傾向は底流のようだ：黄指導者は命令を促すために出陣し、TSMCは急いで生産を拡大した
これは黄老師が希少な商品を持っているからではなく、AIチップ業界全体がTSMCの生産能力不足に苦しんでいるからだ。
5月27日、黄リーダーは表向き、卒業式のスピーチをするために国立台湾大学に行く予定だった。起業家の大物が若い学生たちに与えた魂のチキンスープはおいしいが、実は、TSMCに生産拡大を促すことも黄さんの旅行の中心的な目的の一つだった。 TSMCはすでに生産能力の増強に向けて調整を進めており、2024年末までに生産能力が20万個に達する見込みであることがわかっている。TSMCの株主総会でCEOの魏哲佳氏は、龍潭工場でのCoWoS生産能力の拡大に向けた取り組みを強化し、竹南AP6工場も支援に加わると述べた。
写真：黄仁勲氏は国立台湾大学の卒業式に出席し、スピーチを行った
チップファウンドリの生産能力は過剰だと言われていませんか？なぜラオ・ファンは戦争を監督するために個人的にTSMCに行く必要があるのでしょうか?一般的な考えに反して、今回逼迫しているのはTSMCの7nmや5nmなどの先進プロセスのウェハファウンドリではなく、これまで真剣に受け止められておらず、業界チェーン全体で最短のリンクとなった先進的なパッケージングだ。
半導体業界の分業において、パッケージングは常に軽蔑の連鎖の最下位にありました。付加価値が低く設備投資が高額なため、チップ企業はそれを避けようとしている。
この AI チップの不足により、先進的なパッケージング技術の代表の 1 つである CoWoS が初めて脚光を浴びています。以前はあまり人気のなかったこの用語は、今やよく知られるようになりました。業界は、高度なパッケージング CoWoS の生産能力を直接追跡して Nvidia の次の四半期の業績を予測し、Nvidia の決算シーズン中にコール オプションを狂ったように購入できるという点まで誇張されています。
上から下まで論理的に推論すると、次のようになります。業界の巨人が AI 軍拡競争を競っている -> AI 軍拡競争には多数の AI チップが必要 -> AI チップには TSMC ファウンドリが必要 -> TSMC ファウンドリは高度なパッケージング CoWoS の生産能力によって制約されています。
高度なパッケージングは一夜にして不死鳥となり、TMT 業界の発展を制限する最大のボトルネックになっていると言っても過言ではありません。
TSMC は、半導体製造における揺るぎない兄貴分として、依然として高度なパッケージング分野をリードしていますが、明らかにこの傾向の急速な発展に対する準備ができていません。顧客の要請に応じて、装置メーカーに対して受動的に CoWoS の生産能力を増強するよう緊急に促すことしかできません。
これは、誰もが包装業界と向き合わなければならない初めての機会でもあります。
図: 半導体産業チェーン。中台証券
02
従来の考え方が終わりを迎えるとき
チップの性能を向上させる最も直接的な方法は、トランジスタの数をできるだけ増やすことです。これは、より多くのバッテリー パックを積み重ねて電気自動車のバッテリー寿命を延ばすのと何ら変わりません。したがって、半導体産業の発展のためには、常に「トランジスタを大騒ぎする」というのが先端チップの研究開発の伝統的な考え方でした。簡単に言えば、プロセスを縮小しながらチップ面積を拡大することです。
その中で、プロセス縮小の目的は、単位面積あたりにより多くのトランジスタを配置することであり、14nm、7nm、5nm、3nmについてよく聞くものです。このようにして、トランジスタはますます小さくすることができ、当然、単位面積当たりにより多くのトランジスタを積層することができる。もう一つは大面積化であり、プロセスを前提としてチップをできるだけ大きくすることである。
過去数十年間、私たちが使用するコンピューターや携帯電話のロジックチップは、寿命を延ばすためにこの方法に頼ってきたと言えます。この方法は今日まで発展してきたため、必然的に 2 つの大きな限界にぶつかりました。
制限 1: プロセス縮小による限界利益はますます小さくなっています。
実際、28nm 以降、チップ設計でより高度なプロセスを追求することの費用対効果はますます低くなりました。 VeriSilicon の目論見書で開示されたデータによると、チップの単位面積コストは 14/16nm 以降に急速に増加し、ムーアの法則は減速し続けました。プロセスが 28nm から 5nm に進化するにつれて、1 回の研究開発投資も 5,000 万米ドルから 5 億米ドル以上に急増しました。
高度なプロセスはお金を浪費する競争になっているため、最も先進的なチップを製造しているのは、Apple、Nvidia、Samsung、AMD、Intel、MediaTek、Tesla、Huawei などの少数の企業だけです。今年の初めに、OPPO は Zheku チームを解散せざるを得ませんでしたが、これは先進的なチップの開発に対する敷居の高さを示す好例です。
高度な入出力比が必ずしも適切ではないからこそ、多くのチップは 28nm 以降に留まり、盲目的に高度なプロセスを追求しなくなりました。
図: さまざまな適用期間におけるさまざまなプロセスノードのチップ設計コスト (単位: 100 万米ドル)。出典: ベリシリコンの目論見書
制限2: 大型チップの歩留まりはますます低下しています。
高度なプロセスを追求してトランジスタの密度を高めるほかに、チップを大型化する方法もあります。努力は奇跡を生むと言われます。しかし、この単純な方法は基本的に終わりを迎えています。
引き続き Nvidia の AI チップを例に挙げます。従来のチップと比較して、AI チップは究極のパフォーマンスを実現するために面積が大きくなっています。 NVIDIA の AI ベアチップのサイズは通常 800mm2 を超え、これは通常の携帯電話のメイン制御チップの数倍です。チップが大きすぎることによって引き起こされる直接的な問題は、生産歩留まりが急速に低下することです。
業界には、プロセスの製造歩留まりを判断するためのボーズ・アインシュタイン モデルがあります: 歩留まり = 1/(1+チップ面積*欠陥密度)n。この式から、単一チップの面積が大きくなるほど歩留まりが低下することがわかります。
歩留まりが低くても大丈夫、もう少し作れば大丈夫、という人も当然いるでしょう。これは明らかに工業生産に対する理解が不十分であることが原因です。 NVIDIA AI チップは現在、チップあたり 10,000 米ドル以上で販売されており、歩留まりの低さによって生じる損失を負担できる人は誰もいません。
モデル試算によれば、150mm²の中大型チップの歩留まりは約80%であるのに対し、700mm²以上の超大型チップの歩留まりは30%にまで急落する。さらに、業界関係者によると、フォトリソグラフィーマスクのサイズ制限により、通常、単一チップの面積は800mm2を超えないため、NvidiaのAIチップは実際には面積の上限に近づいています。
先進的なチップの進歩を促進する方法が前例のない課題に直面し始めると、業界は生き残るための新しい方法を見つけなければなりません。
03
未来に飛び込んで、先進的なパッケージングの謎を解き明かしましょう
パッケージング産業はチップ設計やウェーハファウンドリほど注目を集めていませんが、チップタイプの急速な発展のおかげで、世界のチップパッケージング産業の規模もかなり大きくなっています。市場規模は 2022 年に 800 億米ドルを超えると見込まれています。この業界は無視することが困難ですが、常に景気循環的であると言われてきました。
業界の話に戻ると、半導体パッケージングは半導体製造プロセスの後工程です。チップと他の電子コンポーネント間の電気接続をより適切に実現するように設計されています。かつて業界の誰かが、チップは大脳皮質に相当し、パッケージングは脳の頭蓋骨に相当すると比喩しました。そのため、半導体の長い歴史の中でパッケージングは脇役に過ぎず、市場の注目度はそれほど高くありませんでした。まさに先進的なパッケージングが、パッケージング業界を初めて最前線に押し上げたのです。
別のレベルでは、包装業界の技術開発は遅くなく、いわゆる「純粋に循環的な」業界ではありません。
過去 70 年間に、包装業界は少なくとも 4 つの大きな技術変化を経験しました。特に2010年代以降、業界は徐々に先進パッケージングの新たな発展段階に入っています（2010年に蒋尚宜氏は半導体企業を通じて複数のチップを接続する方法を提案しました。これは従来のパッケージングとは異なり、先進パッケージングと定義されています）。以来、FC、SiP、2.5D実装、3D実装、FO、RDL、TSVなど、新しいコンセプトが次々と生まれ始めています。
もちろん、これにより、2023 年に高度なパッケージングを研究する研究者は、突然あまりにも多くのなじみのない語彙に圧倒されることになり、本当に圧倒されます。
図：包装技術開発の歴史
高度なパッケージングを理解することは、実際には複雑ではありません。先ほどの考え方に倣い、1チップの面積を単純に拡大して製造プロセスを削減することは不可能になりつつあるため、本来大きくなるはずの1チップを機能ごとに分割し、あるプロセスを経ることで小型で性能の優れたチップを作ることはできないだろうか。最後に、これらの小さなチップを組み合わせて「大きなチップ」を形成し、「諸葛孔明に比べて三大手先」の効果を実現します。
これは高度なパッケージングの最下層の原則であり、パーツに分割することで難易度が大幅に軽減されます。異なるチップが同じ材料で作られ、一緒にパッケージ化される場合、これを業界では異種統合と呼びます。一部のチップでも異なる材料で作られ、一緒にパッケージ化されている場合、これを業界ではヘテロジニアス統合と呼びます。
上記のアイデアを実現するために、業界では、シリコンウェーハ間の接続を実現するTSV技術（ThroughSiliconVia、シリコン貫通ビア技術）やRDL（再配線技術）など、アイデアを現実化する新しいプロセスの開発に依存しています。
3D パッケージングを例に挙げます。上部スタックと下部スタックが同じタイプのチップである場合、通常、TSV は電気的相互接続機能を直接完了できます。上部と下部のスタックが異なるタイプのチップである場合、電気的相互接続を完了するには、上部と下部のチップの IO が RDL 再配線層を介して位置合わせされる必要があります。
NVIDIA の AI チップの話に戻りますが、高度なパッケージングの代表的なソリューションとして、CoWoS は 10 年前に TSMC とザイリンクスによって開発されましたが、最終的には NVIDIA の AI チップにも引き継がれました。
NVDIA の現在の主力製品である A シリーズと H シリーズは、どちらも TSMC CoWoS2.5D パッケージを使用しています。 A100を例にとると、メインチップA100は7nmプロセスを使用したシングルチップアーキテクチャであり、HynixのHBMを搭載しています。これら 2 つの最も重要なチップ間の高速相互接続は、CoWoS を通じて実現されます。
図: TSMC が Nvidia に提供した CoWoS パッケージング ソリューション。
そのため、これまで業界は高度なパッケージングにまだ懐疑的でした（パッケージング工場は多額の投資をしませんでしたが、ウェーハ工場のTSMCが突然台頭しました）が、NVIDIAの売れ筋AIチップにより、高度なパッケージングが半導体の勝者になりつつあると正式に発表されました。
業界をリードする企業も、ムーアの法則が物理的な限界に近づくにつれ、先進的なパッケージングがますます重要な役割を果たすことを認識しており、先進的なパッケージングへの追いつきを急いでいます。
たとえば、歯磨き粉メーカーのインテルは、次の 2 つの高度なパッケージング ソリューションに焦点を当てています。
1) 低コストを重視した 2.5D パッケージング EMIB。 2) 高性能を重視した Foveros3D 対面チップ積層パッケージング技術。
報道によると、Intelが今年発売予定の第14世代CPU Meteor Lakeは、タイル状のチップレット設計を初めて導入し、CPU、GPU、IO、SoCの4つの独立したモジュールを統合し、Foverosパッケージング技術を使用するという。
Samsung は現在、I-Cube、X-Cube、R-Cube、H-Cube を含む 4 つの高度なパッケージング ソリューションを持っています。技術的な原理は似ているので、詳細は説明しません。
技術的な詳細はさておき、実際、さまざまなメーカーの高度なパッケージングはTSMCに似ていますが、区別して特許紛争を回避するために、ある程度回避されています。異なる名前の間に本質的な違いはありません。さらに重要なのは、巨人が高度なパッケージングの重要性を認識し始めてから、彼らに勝てない場合は参加することを選択したことです。
民生証券のまとめによると、将来、高度なパッケージングに依存する製品は、サーバー、携帯電話、AI、ウェアラブル、グラフィックディスプレイなど、基本的に生活のあらゆる側面に浸透し、その重要性は日に日に増していることがわかります。
図: グローバルな高度なパッケージングの代表的なソリューション。出典：民生証券。
04
国内産業チェーンにとってもう一つの意味は何でしょうか?
当然のことながら、このような重要な傾向について我が国はどうなっているのか、誰もが疑問に思うはずです。
まず第一に、潜在的な誤解を明確にする必要があります。国内の半導体産業の発展は遅れていますが、パッケージング産業チェーンは技術的障壁が比較的低く、発展が比較的早いため、その国際競争力は依然として顕著です。
統計によると、世界トップ10の包装会社のうち、3社が中国本土、5社が台湾、1社が米国となっている。その中で、Changdian Technology、Tongfu Microelectronics、Huatian Technology は国内のパッケージングおよびテストの 3 つの巨人として知られており、いずれも世界のトップ 10 にランクされています。さらに、これら 3 つの包装工場の事業展開は非常にグローバルであり、海外収益が 50% 以上を占めています。 Tongfu Microelectronics を例にとると、AMD のパッケージングのほとんどは Tongfu Microelectronics によって完成されています。したがって、国内の包装工場は世界的な競争力を持っていると言っても過言ではありません。
図: 世界の主要な包装および検査工場のランキング。データ出典：中国国際金融証券。
パッケージングにおいては遅れをとっているわけではありませんが、高度なパッケージングは確かに一歩遅れていると言わざるを得ません。
データについて話しましょう。先端パッケージング分野全体では、ASEのシェアは26％に達し、TSMC、Amkorがそれに続く一方、国内生産トップのChangdian Technologyの市場シェアはわずか8％に過ぎない。さらに最先端の先進的なパッケージングにまで上昇すると、国内での存在感はさらに薄れるだろう。その証拠に、Nvidia が要求する CoWoS では、中国本土における産業チェーンの存在感は 0 に等しくなります。
この先進的な包装の世界的な波に伴い、国内の包装工場も徐々に回転を上げ始めています。業界調査情報によると:
●Changdian Technology は、TSV レス、RDL、その他のテクノロジーに関する計画を展開しています。 XDFOIテクノロジーソリューションを立ち上げ、海外顧客向けに4nmノードチップレット製品の大量生産と出荷を達成しました。
●Tongfu Microelectronics は、2.5D、3D、MCM-Chiplet などのテクノロジーを統合した高度なパッケージング プラットフォームである VISionS を発売しました。現在、7nm チップレットの量産能力を備えており、AMD などの大手メーカーとの協力を強化し続けています。これは、間もなく量産される AMD の MI300 で重要な役割を果たすことが期待されています。
●Huatian Technology は、TSV、eSiFo、3DSiP で構成される最新の高度なパッケージング技術プラットフォーム - 3DMatrix を発売します。
これらのパッケージング工場は別として、先進的なパッケージングは国内の半導体産業チェーンにとってどのような重要性を持っているのでしょうか?
実際、高度なパッケージングは、AI やその他のチップの開発に必要なプロセスであるだけでなく、この国でブレークスルーを達成するための重要な「コーナー」でもあります。これは、高度なパッケージングがチップレット技術を実現するための基礎となるプロセスであるためです。
多くの人がチップレットと高度なパッケージングを混同しています。定義上、チップレットは複数の同一または異なる小さなチップに分割されます。これらの小型チップは、同じプロセス ノードまたは異なるプロセス ノードを使用して製造でき、その後、チップ間相互接続およびパッケージング技術を通じてパッケージ レベルで統合することで、コストを削減し、より高度な統合を実現できます。
したがって、チップレットは単なる設計コンセプトであり、この設計コンセプトを実現するための最も重要なプロセスの 1 つは高度なパッケージングです。ただ、このコンセプトは国産チップの開発にとってより重要です。
海外封鎖下において、国内の産業チェーンのみに依存した場合、我が国のチップ製造プロセスで達成できる理論上の限界は約7nmであり、海外の3nmよりもまだ2世代以上遅れています。世代間のギャップをさらに補うためには、複数の小型チップを積層する必要があり、これにより、より高性能な製品を製造できる可能性があります。
簡単に言うと、チップレットを使用して封鎖を突破したり、車線を変更して追い越したりすることもできます。
産業発展の法則によれば、先進的なパッケージングは半導体競争の勝者となりつつあり、先進的な製造プロセスとともに、先進的なチップに必要なプロセスとなっています。国内チェーンにとって、コーナーでの追い越しを実現するには高度なパッケージングが唯一の方法です。要約すると、先進的なパッケージングの国内開発は実際にはより急務である。革命が新たな方向に向かうとき、同志たちはより一層努力する必要がある。
アクセス：
京東モール