サンディスクは本日、第 10 世代 3D NAND フラッシュ メモリ テクノロジー製品である BiCS10 1Tb (テラビット、128GB) TLC フラッシュ メモリ チップのテスト サンプルを顧客に提供し始めたことを正式に発表しました。この新しいチップは、大規模で高効率のストレージに対する現代のコンピューティングの緊急のニーズに完全に応えることを目的として、ストレージ密度、伝送速度、電力消費効率において質的な飛躍を達成しました。
サンディスクが公式に開示した技術詳細によると、BiCS10チップは、フラッシュメモリの積層数を332層に大幅に増やし、高度な横方向スケーリング技術と組み合わせることで、業界をリードする29Gb/mm2を超えるTLCストレージ密度の達成に成功したという。現在市場の主力として量産中の第8世代（BiCS8）3Dフラッシュメモリと比較して、新しいBiCS10のビット密度は59％向上しました。パフォーマンスの面では、Toggle DDR 6.0 インターフェイス バス、SCA プロトコル、および PI-LTT テクノロジーの包括的な導入のおかげで、BiCS10 のインターフェイス伝送速度は 4.8 Gb/s まで驚異的に上昇し、前世代と比較して 33% のパフォーマンスの飛躍的向上を達成しました。
BiCS10 は、パフォーマンスと密度における 2 つの画期的な進歩に加えて、エネルギー効率におけるパフォーマンスも優れています。このチップは、市場で実績のあるサンディスクの CBA (アレイに直接ボンディングされた CMOS、ウェハー アレイに直接ボンディングされた CMOS) アーキテクチャ技術を引き続き使用しています。この最先端のプロセスでは、CMOS ロジック回路とフラッシュ メモリ アレイを別々のウエハー上に製造し、高精度のウエハー アライメント技術を使用してそれらを貼り合わせることで、電気的性能を最大化します。このテクノロジーのサポートにより、BiCS10 TLC チップのデータ入出力のエネルギー効率が大幅に最適化されました。 BiCS8 世代と比較して、入力消費電力は 10% 削減され、出力消費電力は 34% と大幅に減少しました。これは、運用コストと熱放散圧力の削減に熱心な最新のデータセンターやエンタープライズレベルのインフラストラクチャにとって非常に重要です。
サンディスクの最高技術責任者であるアルパー・イルクバハール氏は記者会見で業界メディアに対し、今日の世界がますます接続され、高度なデータ集約型で、ますますインテリジェントになるにつれ、NANDフラッシュメモリー技術は現代のコンピューティングパワーの規模を支える上でますます重要な基礎的な役割を果たしていると語った。同氏は、初期の BiCS8 がウェーハ接合機能と密度とエネルギー効率の実際の向上を組み合わせることで、業界の新たなベンチマークを設定したことを強調しました。そして今日の BiCS10 TLC は、この強固な基盤の上に構築されており、顧客により高速なインターフェース レート、より高いビット密度、より優れた消費電力性能を提供します。これは、3D フラッシュ メモリの長期的な技術ロードマップにおけるサンディスクの革新的な強みを明確に示しています。