要約:
CXMT は、最先端の高帯域幅メモリ (HBM) に向けて厳しい歩留まりテストに直面しています。テクノロジーメディアwccftechが業界のサプライチェーン調査と韓国業界が公開した最新レポートを引用して報じたところによると、Changxin Memoryは、人工知能コンピューティングチップ用の8層積層型HBM3メモリ粒子の試作中に深刻なプロセスのボトルネックに遭遇したという。総合利回りは25％～30％の低水準で長く推移している。非常に厳しい最終パッケージングとテスト、性能評価のリンクが重なると、オフラインのチップ製品の80％近くが最終検査テストにさえ合格しないことになる。実際の総合歩留まりは大きな課題に直面しています。
中国のストレージ半導体産業の根幹として、Changxin Memory は近年、従来の DDR4 および 17nm レベルの DDR5 メモリ チップの製造において大きな進歩を遂げてきました。従来の DRAM 歩留まり率は 90% を超えていると伝えられており、世界の主流のコンシューマーおよびサーバー メモリ市場で急速に市場シェアを獲得しました。ただし、従来のプレーナ単層 DRAM モジュールと比較すると、HBM テクノロジにはパッケージングの複雑さにおいて大きな違いがあります。これには、複数の DRAM ダイを垂直に積層する必要があるだけでなく、高精度のシリコン貫通ビア (TSV) 相互接続、マイクロバンプ溶接、洗練された高度なパッケージング材料も必要となります。この高い閾値の製造プロセスでは、プロセス制御に非常に厳しい要件が課されます。単層ダイの欠陥や微細配線の位置合わせエラーは、高価な HBM 積層チップ全体の廃棄に直接つながります。
Changxin Memory の HBM3 チップは、主に 16 ナノメートル プロセスを使用して製造され、8 層の垂直積層アーキテクチャを採用しています。極紫外（EUV）リソグラフィー システムのサポートが不足しているため、企業は複数の追加プロセスステップを伴う深紫外（DUV）多重露光ソリューションに大きく依存する必要があり、そのため欠陥率とパッケージングのストレス制御の難しさは実質的に 2 倍になります。ウェーハの製造と予備積層が完了した後、大まかな歩留まりは約 4 分の 1 にとどまりました。その後の高周波信号の完全性、加熱消費電力、長期安定性の最終品質評価では、生き残ったサンプルの約 70% のみがかろうじて基準を満たすことができました。その結果、組立ラインから出荷された 100 個の HBM3 チップごとに、実際に商用出荷基準を満たすことができるのは約 20 個だけでした。
対照的に、世界の HBM 市場における伝統的な大手 3 社、SK Hynix、Samsung Electronics、Micron Technology は、長年にわたる生産ラインの磨き上げを経験してきました。 HBM3 およびより高度な HBM3E 生産ラインの歩留まりは、60% 以上の成熟レベルまで着実に上昇しており、次世代 HBM4 アーキテクチャに向かって着実に進んでいます。長新メモリの現在の歩留まり率が約25％ということは、使用可能な単一のHBMチップを製造するための廃棄ウェーハと材料の埋没コストが非常に高いことを意味しており、これがファーウェイ・アセンド、カンブリアン、アリババ屏東といった国内のAIコンピューティング・パワーチップ顧客への大規模納入ペースを直接制限している。
初期の歩留まりの低さは、Changxin Memory に多大な財務的および生産能力の損失圧力をもたらしましたが、厳格な対外輸出規制と技術的封鎖の環境下で HBM3 の物理スタッキングとプルーフィングのプロセス全体を実行できたことは、依然として China Semiconductor が高度なヘテロジニアス統合の分野で最も困難なプロトタイプ検証の閾値を超えたことを示しています。長新ストレージにとって、現段階での中心的な命題は「製造できるか」から「歩留まりにどう取り組むか」に移行している。その後の積層ホットプレスパッケージングプロセスの継続的な微調整、生産ライン機械パラメータの経験の蓄積、地元のパッケージングおよびテスト大手企業との協力による最適化により、長新ストレージが2026年末から2027年に予定されている量産サイクル中に全体の歩留まりを経済的に実現可能な損益分岐点まで引き上げられるかどうかが、国内AIコンピューティング電源サプライチェーンの自給自足を決定する重要な決定点となる。
コメント