要約:
世界的な人工知能産業の急速な拡大により、メモリ チップの供給、特に高帯域幅メモリ (HBM) の需要の急増により深刻な供給不足が生じており、従来の DRAM 生産能力は再配分の圧力にさらされています。これに関連して、Intelの元最高経営責任者（CEO）パット・ゲルシンガー氏は、従来のメモリセルの設計方法を変えることで、AIチップが直面する長期的な容量、帯域幅、消費電力の問題を解決したいと考え、新しいタイプのメモリ技術に賭けている。
このテクノロジーは Z2RAM と呼ばれ、米国のスタートアップ企業 Nagare Labs によって開発されました。同社はジョージア工科大学の研究者、スマン・ダッタ氏とシメン・ユー氏によって設立された。その研究基盤は、強誘電体メモリや抵抗性ランダム アクセス メモリなどの新しいストレージ技術の長年の探求に基づいています。
キッシンジャーが現在関与している投資機関であるプレイグラウンド グローバルは、Nagare Labs の 500 万ドルのシードラウンドを主導しました。彼はこのテクノロジーに多大な関心を示しており、Z2RAM には SRAM、DRAM、フラッシュ メモリの利点を組み合わせて、高密度、高速、スケーラビリティを備えた新しいタイプのメモリを作成する機会があると信じています。
キッシンジャー氏は、過去 30 年間、広く商品化されてきた主流のストレージ テクノロジーには根本的な変化がなかったと指摘しました。 SRAM、DRAM、および NAND フラッシュ メモリは、依然として最新のコンピューティング機器のストレージ基盤を形成しています。しかし、人工知能のコンピューティング要件が急速に増大するにつれて、従来のストレージ アーキテクチャの限界がますます明らかになってきています。
このテクノロジーの最も重要な進歩は、メモリ セルが電荷を蓄積する方法を再設計したことです。
従来の DRAM は通常、1T1C 構造を使用します。つまり、トランジスタとコンデンサがペアになっており、コンデンサはデータを表す電荷を蓄積します。コンデンサ内の電荷は時間の経過とともに漏れ出すため、DRAM はデータを定期的にリフレッシュする必要があり、読み取りプロセスは破壊的であり、読み取り後に再書き込みが必要になります。
SRAM は異なる設計を採用しており、通常、メモリ セルを形成するために 6 つのトランジスタが必要です。 DRAM のように定期的にリフレッシュする必要がなく、読み出し速度が非常に速いため、プロセッサ内のキャッシュとして広く使用されています。しかし、その代償として記憶単位の面積が大きくなり、製造コストが高くなるため、DRAMやNANDのような大規模・高密度の拡張が困難です。
Z2RAM は、2 つの間の新しいバランスを見つけようとします。従来の DRAM で個別のコンデンサを使用する代わりに、2 つのトランジスタを使用してメモリ ユニットを形成します。代わりに、2 番目のトランジスタのゲート容量を使用して電荷を蓄積します。
Nagare Labs の共同創設者である Suman Datta 氏は、この設計により非破壊読み取りが可能になると説明しました。つまり、データの読み出し時に、従来のDRAMのようにストレージ電荷を消費して書き換える必要がないため、アクセスレイテンシが短縮され、全体的なストレージ効率の向上が期待されます。
密度に関しては、Nagare Labs は、第 1 世代 Z2RAM の単位面積あたりの記憶密度が従来の SRAM の 5 倍以上になる可能性があると予測しています。たとえば、同じ領域の SRAM が 64MB の容量を提供できる場合、Z2RAM を使用すると、SRAM に近い帯域幅レベルを維持しながら、理論的には容量を約 320MB に増やすことができます。
これは、人工知能プロセッサにとって特に重要です。現在、AI アクセラレータは巨大なメモリ帯域幅を提供するために HBM への依存度が高まっていますが、HBM には複雑なスタッキング パッケージング技術、高い製造コスト、消費電力とパッケージング領域の制限が必要です。
一方、AI 推論専用の一部のプロセッサは、外部メモリにアクセスするプロセッサの遅延を最小限に抑えるために、大量のオンチップ SRAM を使用します。ただし、SRAM の密度には限界があるため、チップは限られた領域内で容量とコンピューティング ユニットの間でトレードオフを行う必要があります。
たとえば、NVIDIA Groq 3 LPU はオンチップ ストレージ リソースとして大量の SRAM を使用しており、単一チップの SRAM 容量は約 500MB です。 Nagare Labs の技術ビジョンによれば、Z2RAM が予想される 5 倍の密度を達成できれば、同じ領域に従来の SRAM の数倍のデータを収容できるようになります。これにより、大規模な AI 推論システムに必要なプロセッサの数が減り、異なるチップ間で転送されるデータの負担が軽減される可能性があります。
Z2RAM のもう 1 つの重要な特徴は、酸化物半導体材料の使用です。これは、3D ハイブリッド ボンディング技術を通じてコンピューティング ロジック チップの上に直接統合される予定です。
これは、メモリ チップをプロセッサから分離するという従来のアーキテクチャに完全に依存する必要がないことを意味します。代わりに、データ伝送距離を短縮するために、コンピューティング チップの近くに高密度ストレージ層を直接積層する機会があります。その設計思想は、AMD が 3D V-Cache テクノロジを通じてプロセッサ上に追加の SRAM キャッシュをスタッキングすることにある程度似ていますが、Z2RAM はより高いストレージ密度を提供することを期待しています。
製造技術の観点から、Nagare Labs は、NAND フラッシュ メモリの垂直積層のアイデアを利用して、複数のストレージ層を層ごとに構築することも計画しています。複雑な高密度メモリパッケージングに依存するHBMやLPDDRとは異なり、同社は酸化物半導体とバックエンドプロセスを通じて比較的単純な多層製造を実現したいと考えている。このソリューションが成功すれば、大容量オンチップストレージの製造コストを削減できる可能性があります。
ただし、Z2RAM はまだ開発の非常に初期段階にあります。 Nagare Labs は、500 万米ドルのシードラウンドの資金調達を完了したところです。この段階での結果は主に実験室のプロトタイプであり、まだ成熟したチップ製造段階に入っていません。
同社は、大学研究室のクリーンルーム環境から大規模な生産検証まで技術を進歩させることを期待して、研究開発および製造能力を提供できるファブパートナーを探しています。現在の計画によれば、Nagare Labs は今後 4 年以内に動作する Z2RAM メモリチップのサンプルを提供し、今後 10 年以内に商業出荷を達成できるよう努めたいと考えています。
同時に、このテクノロジーは多くのエンジニアリング上の課題にも直面しています。
1 つ目は、コンピューティング チップとの統合の問題です。 Z2RAM は 3D ハイブリッド ボンディングを通じてプロセッサまたは AI アクセラレータに接続する必要がありますが、業界ではこの新しいタイプのメモリに適した統一インターフェイス標準がまだ形成されていません。ジョージア工科大学の研究者らは、成熟した業界標準がなければ、ナガレ研究所は独自のインターフェース技術を開発する必要があり、製品設計や商品化の複雑さが増す可能性があると述べた。
2 つ目は材料の信頼性です。酸化物半導体は熱安定性や耐放射線性において一定の利点を持っていますが、材料中に原子空孔などの欠陥が発生する場合があります。これらの微細な欠陥はトランジスタのしきい値電圧に影響を与える可能性があり、小さな電圧変化でもメモリ セルでデータ エラーを引き起こす可能性があります。
メモリ製品の場合、多くの場合、ラボではピーク時のパフォーマンスよりも信頼性の方が重要です。新しいストレージ テクノロジは、実際に商業市場に投入される前に、長期間のデータ保持、読み書き寿命、温度変化、製造一貫性の検証を経る必要があります。
Nagare Labs の共同創設者はまた、歴史上、従来の DRAM やフラッシュ メモリ テクノロジに挑戦しようとしたメモリ スタートアップが多数あったことを認めましたが、最終的には失敗しました。たとえテクノロジーが実験室でうまく機能したとしても、それが半導体業界の厳しい品質基準を通過し、既存のコンピューティング システムのサプライ チェーンに投入されることを意味するわけではありません。
キッシンジャーが Z2RAM について楽観的である理由は、現在の AI 業界が直面しているメモリのボトルネックと密接に関係しています。大規模な言語モデルのトレーニングと推論には、強力なコンピューティング能力が必要なだけでなく、大量のデータをプロセッサーに継続的に供給する必要もあります。コンピューティングユニットの処理速度がメモリのデータ供給能力を大幅に超えると、プロセッサはデータを待機する必要があり、結果として高価なコンピューティングリソースが十分に活用できなくなります。
現在、HBM は AI アクセラレータのメモリ帯域幅の問題を解決する主なソリューションですが、欠陥がないわけではありません。 Gelsinger 氏は、Z2RAM が期待されるパフォーマンスを達成できれば、ストレージ密度、速度、消費電力の点で既存の HBM とは異なるソリューションを提供する機会が得られると考えています。
Z2RAM は世界的な DRAM と HBM の供給不足を短期的に解決できるテクノロジーではないことに注意してください。たとえ今後 4 年以内にエンジニアリングサンプルが入手可能になったとしても、大規模な商業化はまだ遠い先の話です。現在の世界的なメモリ供給の逼迫は、主にAIデータセンターからの需要の急増と、サムスン、SKハイニックス、マイクロンがより多くの生産能力をHBMおよびサーバーメモリ製品にシフトしていることが原因である。
アルス テクニカ
+2
Z2RAM が最終的に大量生産に達することができれば、そのより重要な意義は、単に従来のメモリ チップの供給量を増やすだけでなく、将来のプロセッサのストレージ アーキテクチャを変えることにあるかもしれません。これにより、AI プロセッサがチップ内でより大きな高速ストレージ スペースを取得し、外部メモリ帯域幅への依存を軽減し、次世代の AI アクセラレータに新しい設計オプションを提供できるようになると期待されています。
SRAM から DRAM、NAND フラッシュ メモリに至るまで、半導体業界は比較的成熟したストレージ テクノロジ システムを形成してきました。 Z2RAM は、これらのテクノロジー間の長年にわたるパフォーマンスと密度のトレードオフを打破しようとしています。しかし、それはまだ実験室段階の技術概念です。最終的に科学研究の結果を競争力のある商品に変えることができるかどうかには、時間と製造プロセスのテストが必要です。
コメント