Intel は、HBM4 の代替品と考えられ、より高い帯域幅を実現できる XBM メモリに関する新しい特許を公開しました。ここ数年、AI アクセラレータの標準構成は HBM でしたが、現在では、供給不足、価格、電力のバランスをとるために、一部の製品が LPDDR に切り替えられています。
LPDDR は効率が高く、大容量ですが、帯域幅が不足するという問題もあります。少し前に、クアルコムは、コンピューティングと高速メモリ帯域幅を組み合わせ、3D スタック チップ ソリューションを使用する HBC アーキテクチャを提案しました。 HBM と比較して、HBC はより高速、より効率的、よりスケーラブルな処理を提供します。 HBC スタックは、2D 有機基板を介して SoC に接続されます。 HBC スタックの最下部はニアメモリ アクセラレータ ユニットで、スルー シリコン ビア (TSV) テクノロジを使用して LPDDR DRAM スタックが追加されています。
Intelは今年初め、パワー半導体製造（PSMC）およびソフトバンク子会社のSAIMEMORYと協力して「Z-Angle Memory（ZAM）」と呼ばれる新しいストレージ技術を開発すると発表したが、まだ商用化段階には入っていない。 XBMはIntelが提案するHBMレベルの新しい競合ソリューションのようで、2030年頃に商用化されると予想されています。
Intelの説明によると、XBMはパッケージング基板、オプションのベースチップ、スタックされたメモリチップを含むバックエンドトランジスタ設計を使用しています。スタック内の各メモリ チップは 1T1C (1 トランジスタと 1 キャパシタ) 構造の DRAM を使用しており、トランジスタは BEOL (Back-End-Of-Line、バックエンド金属相互接続層) に移動され、面積利用率と TSV (シリコン貫通ビア) 密度が向上します。従来のフロントエンド トランジスタ DRAM と比較して、帯域幅が大幅に向上しています。
XBM は、Cross-Batch Memory (クロスバッチ メモリ) ソリューションを使用して 32 GT/s レートの UCIe I/O モジュールに接続し、コストは HBM4 よりも低くなります。各 XBM チップの容量は 0.5GB ～ 5GB で、パッケージ サイズは HBM 4 と同じです。 XBM のもう 1 つの利点は、MoP を含む複数のパッケージング オプションをサポートできることです。これは、より小さなフォーム ファクター ソリューションでより高い帯域幅と容量を提供できることを意味します。
目標の位置づけ、パフォーマンス指標、商品化スケジュールから判断すると、業界は XBM が ZAM と密接に関連していると推測しています。