パソコンや携帯電話などのハードウェアのバージョンアップに関して、近年、新世代製品の性能を「歯磨き粉の絞り出し」という言葉で表現することがよくあります。実際、毎年のアップデートのリズムにより、製品のパフォーマンスの向上は通常 10% ～ 20% の間に留まり、画期的な進歩はまれです。しかし、あらゆる技術的飛躍は、私たちの世界における新しい時代の始まりを示します。
今年、個人ユーザーの間で AI が爆発的に成長したことにより、サーバー側だけでなく、端末側でも、スーパーコンピューティング能力を備えた前例のない AIGPU アクセラレータ カードが登場しただけでなく、コンピュータの CPU も総合的な技術的飛躍を遂げました。
CPUはもはや単なるCPUではありません
CPU に関して言えば、私たちの慣性思考はそれがコンピューターのコンピューティング コアであると考え、そのパフォーマンスに大きな注意を払います。しかし、実際には、10 年前から、コンピューターの「黒い突起」は、単なる CPU の機能を持たなくなりました。
2011 年の時点で、Intel の第 2 世代 Core プロセッサ (開発コード名 SandyBridge) は、GPU および関連するディスプレイ出力インターフェイス回路を、ダイ上の CPU チップと統合していました。
さらに、ビデオ コーデックや信号プロセッサなどのさまざまな専用アクセラレーション ユニットも CPU に統合され、「システム オン チップ」を形成します。これにより、CPU の処理効率が大幅に向上し、周辺チップへの依存が軽減されます。
しかし、チップの製造プロセスが微細化に向けて繰り返しアップグレードされるにつれて、物理的特性は既存の材料の性能限界にますます近づき、技術の実装はますます困難になり、チップの製造コストは急激に増加しています。歩留まりと生産コストを効果的に制御しながら、より多くの回路を集積できるようにするために、チップレット技術が登場しました。
チップレット テクノロジは、大きなチップを複数の小さなチップ (チップレット) に分割し、高度なパッケージングによってそれらを統合します。対照的に、SoC テクノロジーは、システム全体を 1 枚のウェーハ上に製造します。チップレットは、さまざまなメーカーの製造技術を使用して、各チップを個別に最適化し、再組み立てして、パフォーマンスとコストを完全に組み合わせることができます。業界では、SoC に続く新世代のシステムオンチップ ソリューションとみなされています。
Intel の最新の Core Ultra プロセッサは、チップレット設計を使用した最初の製品ではありませんが、このアップグレードは PC プロセッサが新しい時代に正式に参入したことを示します。
Core Ultra 4 つのコアを 1 つに
Intel の最新の MeteorLake アーキテクチャ Core Ultra プロセッサは、主に ComputeTile、GraphicsTile、SoCTile、I/OTile などの異なるプロセス テクノロジを備えた 4 つの小型チップを統合しています。
このうち、ComputeTile部分はEUV技術のIntel4プロセス技術に基づいて製造され、グラフィックスタイル、SoCTile、I/OTileはいずれもSemiconductor Manufacturing Co., Ltd.が製造し、TSMCの5nmおよび6nmプロセス技術を用いて生産される。最後に、これらはインテルの Foveros 3D パッケージング テクノロジを通じて相互に接続されます。
前世代の単一プロセスの単一ウェーハ製造と比較して、インテル Core Ultra はコア アーキテクチャでのヘテロジニアス統合を実現するだけでなく、マルチソース ウェーハ製造を初めて採用します。これはインテルのプロセス技術とチップ設計におけるダブルのブレークスルーと言える。
世界最大の半導体企業として、インテルは常に独立した制御可能なチッププロセス技術を主張してきました。初期のムーアの法則はプロセッサーのパフォーマンスの着実な成長を促進し、垂直統合されたクローズド・エコシステムは PC 業界の優位性の基礎となりました。
しかし、チップ製造が 10 ナノメートルに達すると、インテルのプロセス技術は競合他社に大きく遅れをとり始めました。リソグラフィー装置の物理的限界や誘電体層の問題などの障害により、その反復速度は大幅に低下しました。
TSMC などのウェーハ製造に重点を置く専門のファウンドリは、7nm/5nm ノードで画期的な進歩を続けています。これにより、Intel は戦略的変革の推進を開始し、「4 年間で 5 つのプロセス ノード」計画を提案しました。つまり、4年以内にIntel7、Intel4、Intel3、Intel20A、Intel18Aの5つのプロセスノードを推進することで、2025年にプロセスのリーダーシップを取り戻すことになる。
この計画の円滑な推進に伴い、Core UltraプロセッサーのComputeTile部分にはIntel 4プロセステクノロジーが採用される。同時に、複数のプロセス技術の利点を調整して統合した新しい小型チップ設計は、インテルがプロセスのリーダーに戻るための貴重な時間を稼いだ。チップレット モデルは、半導体業界がメーカーや国境を越えて高度に協力的かつ共生的なパターンを示すことも示しています。
インテルの前世代のプロセッサーで使用されているプロセスプロセスと主要テクノロジー:
1971 4004 は 10 ミクロン PMOS プロセスを使用
1978 年、8086 は 3 ミクロンの HMOS プロセスを使用しました
1985 年、80386 は 1.5 ミクロンの HMOS プロセスを使用し、初めて 32 ビットを導入しました。
1989 年、80486 には 1 ミクロンのプロセスが使用され、集積トランジスタの数は 100 万個を超えました。
1993 年、Pentium は 0.8 ミクロン BiCMOS プロセスを使用しました
1997 年の PentiumII では 0.35 ミクロンの CMOS プロセスが使用されていました。
2000 年、Pentium III では 0.18 ミクロンの Coppermine プロセスが使用されました。
2006 年、Core2 は 65nm プロセスと High-K メタル ゲートを使用しました
2011 第 2 世代 Core、32nm プロセス、CPU 統合 GPU
2012 年第 3 世代コア、22nm プロセス、トライゲート FinFET テクノロジー
2017 第 8 世代コア、14nm++ プロセス、Tick プロセス ノードで大きな遅延が発生
2019 第 10 世代コア、10nm と 14nm の混合
2021 第 12 世代コア、Intel7 (10nm) プロセス、CPU はパフォーマンスハイブリッドアーキテクチャ、大小コア設計を採用
2024 Core Ultra、Intel4 (7nm) プロセス、個別のモジュラー設計、初めてマルチソース ウェーハ製造を使用