要約:
インテルのファウンドリ ビジネスは、顧客との新たな協力の重要な機会をもたらす可能性があります。韓国のGF SecuritiesのアナリストであるJeff Pu氏の最新の予測によると、Nvidiaは2028年後半から一部の新世代AIチップにIntelのFoveros高度パッケージング技術を使用する可能性がある。これは、Intelが最先端のロジックプロセス分野で一時的にTSMCに完全に挑戦できなくなったとしても、高度なパッケージング技術でNvidiaの次世代チップサプライチェーンに参入するチャンスがあることを意味する。
このニュースは初めてではありません。 2026 年 1 月には、Nvidia がコード名「ファインマン」という新世代 GPU プラットフォームでインテルの高度な製造技術の使用を検討する可能性があるとの報告がありました。当時の関連ニュースは主に、Intel の 18A または 14A プロセスと、Nvidia が一部の非コアチップコンポーネントを製造のために Intel に引き渡すかどうかに焦点を当てていました。今回のGF Securitiesの予測は、Foverosのパッケージング技術にさらに焦点を当てています。
現在の関連情報はアナリストの予測に基づいたものであり、Nvidia が Foveros の採用を正式に確認したことを意味するものではなく、また両当事者が特定の命令を発表したことを意味するものではないことに注意してください。 NVIDIA が最終的に Intel テクノロジを使用するかどうか、またどの製品とどのくらいの生産能力が使用されるかについては、今後のニュースによって確認される必要があります。
この潜在的なコラボレーションの重要性を理解するには、まずチップ製造におけるフロントエンド プロセスとバックエンド パッケージングを区別する必要があります。フロントエンド製造は主にシリコンウェーハ上にトランジスタと関連回路を製造する責任を負い、これによってチップの計算能力、消費電力、および一部の性能特性が決まります。バックエンドは、製造されたチップを切断、相互接続、パッケージング、テストして、サーバーやその他の機器にインストールできる完成品にする責任を負います。
最新の AI アクセラレータにとって、バックエンド パッケージングはもはや生産プロセスの最後のステップではなく、製品のパフォーマンスを決定する重要なリンクとなっています。 GPU の規模が拡大し続けるにつれて、すべてのコンピューティング タスクを 1 つの大きなチップのみに依存すると、製造コスト、歩留まり、設計の複雑さの限界に直面しています。したがって、チップメーカーは、さまざまな機能を複数の小さなチップに分割し、高度なパッケージング技術を通じてそれらを統合する傾向が強くなっています。
Nvidia の次世代 AI プロセッサでも、このマルチチップ設計のアイデアがさらに採用されることが期待されています。複数のコンピューティング チップ、I/O チップ、その他の機能モジュールを統合することで、メーカーはシステム全体の設計の柔軟性を向上させながら、さまざまなコンポーネントの特性に基づいて適切な製造プロセスを選択できます。
インテルの利点の 1 つは、高度なパッケージング技術システムを継続的に開発していることです。その中でもEMIBとFoverosは代表的な技術ですが、設計思想が異なります。
EMIB は、埋め込みマルチチップ相互接続ブリッジ技術を使用して、パッケージ内に高密度の相互接続構造を設定することで隣接するチップを接続します。これは主に、複数のチップ間の高速通信の問題を解決し、異なるチップが短距離で大量のデータを交換できるようにします。
Foveros はさらに一歩進んで、さまざまなチップをパッケージング面に単に並べて配置するのではなく、垂直に積み重ねることができます。垂直スタッキングにより、設計者は設計要件を満たしながらパッケージの平面フットプリントを削減し、一部の相互接続パスを短縮することができるため、データ伝送効率とエネルギー消費性能が向上します。
これらの機能は、大量のデータを処理する必要がある AI アクセラレータにとって実用的な価値があります。コンピューティング チップの数が増えると、チップ間のデータ送信が全体のパフォーマンスを制限する重要な要因になる可能性があります。高度なパッケージングにより、設計者は限られたスペースでより多くのコンピューティング リソースを統合し、さまざまなコンポーネント間の通信効率を向上させることができます。
ただし、Foveros は単一の固定ソリューションではなく、さまざまな技術ルートを含むパッケージング技術システムです。特定の製品でどの Foveros ソリューションが使用されるかは、チップ構造、相互接続密度、消費電力、熱放散、製造要件によって異なります。したがって、Nvidia が特定の 3 次元積層プロセスを使用することを決定したため、この噂を単純に理解することはできません。
インテルは近年、より多くの外部顧客を引きつけたいと考え、先進的なパッケージング ビジネスの拡大に熱心に取り組んでいます。インテルのファウンドリ部門にとって、高度なパッケージングには特別な戦略的価値があります。顧客が一時的にインテルの最先端のトランジスタプロセスを使用したくない場合でも、チップのパッケージングと相互接続作業の一部をインテルに引き渡すことをいとわないかもしれません。
このモデルにより、顧客がサプライヤーを切り替える難しさを軽減できます。すでにTSMCでコアGPUを生産しているNvidiaにとって、フロントエンドの製造プロセスを完全に置き換えるには多くの設計適応、検証、量産リスクが伴い、バックエンドのパッケージングリンクの一部をIntelに引き渡すことが、協力を試みる比較的簡単な方法となる可能性がある。
Nvidia が最終的に Intel Foveros テクノロジーの採用を決定した場合、両当事者は必ずしも GPU 製造プロセス全体を Intel に移管する必要はありません。 Nvidia がコア コンピューティング チップの製造に引き続き TSMC を使用し、一部のチップのスタッキングまたはパッケージングを完了するために Intel を使用する可能性は十分にあります。高度なパッケージングを通じてさまざまなメーカーが提供するコンポーネントを統合することは、最新の異種統合テクノロジの重要なアプリケーションの方向性です。
これが、インテルの先進的なパッケージング ビジネスが近年注目を集めている理由の 1 つです。従来、外部の世界では、先端プロセスのナノメートルレベルのパラメータを通じてウェーハファウンドリの競争力が測定されることがよくありました。しかし、チップ設計がますます複雑になるにつれて、高度なパッケージングの重要性が高まり続けています。チップ メーカーは、強力なコンピューティング チップを作成するだけでなく、それらを高帯域幅、低電力の方法で接続する必要があります。
この分野では、TSMC は CoWoS などの成熟した高度なパッケージング技術システムを確立しており、その高い生産能力と歩留まりで Nvidia などの大規模顧客にサービスを提供しています。 AI アクセラレータの需要が高まるにつれ、高度なパッケージング能力が業界全体にとって重要なリソースの 1 つになりました。
市場調査会社 TrendForce は、2026 年 9 月に発表されたレポートの中で、Intel EMIB-T などのテクノロジーは TSMC CoWoS と競合しているものの、CoWoS はテクノロジーの成熟度と歩留まりの点で依然として優れているため、2028 年までに AI チップの高度なパッケージング分野で主流のソリューションであり続けると予想されていると指摘しました。
これは、NVIDIA が将来 Intel の Foveros テクノロジを採用したとしても、必ずしも TSMC のパッケージング システムを完全に放棄することを意味するわけではないことを意味します。より現実的な状況としては、Nvidia が単一のサプライ チェーンへの依存を減らすために、構造、パフォーマンス要件、さまざまなチップの供給に基づいて複数のパッケージング テクノロジを選択するということがあるかもしれません。
インテルと NVIDIA 間の既存の協力関係は、両当事者間の協力をさらに拡大するための基盤ともなります。 2025 年 9 月、Nvidia は Intel への 50 億米ドルの投資を発表し、複数世代の共同製品を開発するために Intel と協力協定に達しました。両社は、NVIDIA の NVLink 相互接続テクノロジを使用して、Intel の CPU を NVIDIA の GPU に接続し、データセンターおよびパーソナル コンピューティング市場向けの関連製品を発売します。
この協力自体は、Nvidia がインテルの高度なウェーハ製造プロセスの使用を約束したことを意味するものではありません。しかし、これにより、製品設計、チップの相互接続、システム統合における両社間の協力の基礎が確立され、将来的には高度なパッケージング技術をさらに探究することも可能になりました。
インテルにとって、Nvidia からのパッケージ注文は、注文金額そのものを超えた意味を持つ可能性があります。 NVIDIA は、世界で最も重要な AI チップ サプライヤーの 1 つです。インテルの高度なパッケージング生産ラインで自社製品が安定した量産を達成できれば、インテルが他の大手チップ設計会社に対して自社の技術の信頼性を証明するのに役立つだろう。
さらに重要なのは、インテルが次世代 14A プロセスの推進に今も熱心に取り組んでいることです。先端プロセスの研究開発には巨額の投資が必要であり、長期投資を維持するには顧客からの十分な注文と設備稼働率を獲得する必要があります。インテルが高度なパッケージング分野で大規模な顧客を引き付け、これらの協力をフロントエンド製造業務に徐々に拡大できれば、ファウンドリ部門のビジネス見通しは改善する機会があるだろう。
ただし、高度なパッケージングの注文によってインテルの製造上の問題がすべて直接解決されるわけではありません。フロントエンドのウェーハ製造とバックエンドのパッケージングの間には、技術、設備、プロセス制御、顧客による検証において大きな違いがあります。たとえインテルが Foveros の注文を獲得できたとしても、同社の高度なプロセスが大規模顧客のパフォーマンス、歩留まり、コスト、配送の安定性の要件を満たせることを証明する必要があります。
NVIDIA にとって、インテル テクノロジーを採用することで得られる潜在的なメリットには、サプライ チェーンのオプションの増加、高度なパッケージング生産能力へのプレッシャーの軽減、次世代のマルチチップ アーキテクチャにより適した設計ソリューションの探索などが含まれます。 AI チップのコンピューティング規模は拡大し続けており、NVIDIA は、チップ間のデータ送信のコストと消費電力を制御しながら、単一のパッケージに統合できるコンピューティング能力を継続的に向上させる必要があります。
複数のダイを垂直に積層すると、放熱、電源、製造歩留まりがより複雑になります。 3 次元パッケージングにより一部の相互接続パスが短縮される可能性がありますが、すべての指標が自動的に改善されることを意味するわけではありません。高出力 AI チップの場合、積層構造から効果的に熱を排出する方法と、長期動作において各チップの安定性を確保する方法は、依然として解決しなければならない工学的問題です。
したがって、Nvidia が最終的に Foveros を選択するかどうかは、Intel が十分なパッケージング能力を提供できるかどうかだけでなく、そのテクノロジーが実際の製品で必要なパフォーマンス、歩留まり、コスト、信頼性の基準を達成できるかどうかにも依存します。
時間的な観点から、GF Securities のアナリストは、関連する協力が 2028 年後半に効果を発揮し始める可能性があると予測しています。この時点は、Intel の 14A プロセス計画が生産段階に入る時期とほぼ一致しており、Nvidia の将来世代の AI チップの製品進化サイクルにも関連しています。ただし、プロセスの立ち上げ時間は、特定の顧客製品の量産時間とまったく同じではありません。後者では、設計の最終化、プロセスの検証、生産の立ち上げなど、複数の段階を経る必要があります。
全体として、この噂は AI チップ産業チェーンで起こっている変化を反映しています。高度な製造プロセスは重要ですが、高度なパッケージングはハイエンド プロセッサーのパフォーマンス、コスト、供給能力を決定する重要なテクノロジーの 1 つとなっています。インテルにとって、Nvidia のようなトップ顧客を確保することは、先進的なパッケージング ビジネスを前進させる重要な機会になる可能性があります。 Nvidia にとって、利用可能な製造およびパッケージング パートナーの数を増やすことは、AI インフラストラクチャ需要の継続的な成長によって引き起こされるサプライ チェーンの圧力に対処するのに役立ちます。
しかし、Nvidia または Intel が具体的な協力を正式に発表するまでは、2028 年下半期の Foveros の採用は、最終的な商業注文ではなく、アナリストの予測と見なされるべきです。この協力が実現できるかどうかを決定するのは、インテルが自社の高度なパッケージング技術が次世代 AI チップの量産ニーズを満たす能力があることを今後 2 年間で証明できるかどうかだ。
コメント